高性能带隙基准电压源芯片的设计与研究

高性能带隙基准电压源芯片的设计与研究 暨南大学硕士学位论文 摘 要 带隙基准电压源是模拟集成电路中一个重要的单元,广泛应用于模/数转换 器、数/模转换器、动态存储器、Flash存储器等集成电路中,然而,带隙基准电 压源的温度稳定性和抗噪性能影响整个电路系统的精度和性能。因此,传统的带 隙基准电压源结构已经不能满足集成电路发展的要求。 针对带隙基准电压源的温度稳定性和抗噪性能,本文研究了带隙基准电压源 的结构和特性,在分析带隙基准电压源的电路原理和主要影响因素基础上,提出 了一种基于斩波消除失调技术的改进型 Kujik结构,实现了具有良好温度系数和 低失调的带隙基准电压源的设计和验证。全文研究的主要内容包括: 1、采用斩波调制技术消除运算放大器输入失调电压和低频噪声,改善运算 放大器的性能,提高了带隙基准电压源的抗噪性能。 2、采用与电源无关的偏置技术设计快速启动与偏置电路,提高电路电源抑 制比(PSRR)及电源电压调整率,改善了带隙基准电压源的精确度。 3、采用共心匹配法、叉指法等版图和工艺设计技术,实现电流镜、运算放 大器输入差分对管和 pnp管等的高精度匹配,消除电路失调,提高了带隙基准电 压源的精确度。 昀后,采用 HSIPICE软件对所设计实际电路进行了仿真和验证。结果表明: 本文所设计的带隙基准电压源,在-40?~85?的工作温度范围内,温度系数达 到 6ppm/?;当电源电压在 2.7V~5.5V变化时,输出电压为 1.26?0.002V;在典 型情况下,电源抑制比为 70dB,启动时间为 70us。因此,实现了高性能带隙基 准电压源设计的目标,达到嵌入 LED 显示屏恒流驱动专用集成电路芯片的技术 要求,并为未来更具市场竞争力的带隙基准电压源的进一步研制奠定了坚定的基 础。 关键字: 带隙基准电压源;温度系数;电源抑制比;斩波调制 I暨南大学硕士学位论文 Abstract Bandgap References, which are widely used in systems such as A/D and D/A converters, dynamic memory and flash memory, are of paramount importance in analog circuits, for its temperature stability and anti-noise properties affect precision and porformance of the entire system. However, the traditional circuit structure of bandgap reference can not meet the requirements of the development of modern integrated circuitsBased on a thorough research into the structure and characteristics of BGR, and a perceptive analysis of its non-ideal factors, a novel bandgap reference chip with fine temperature coefficients and low offset is designed and implemented by adopting an improved Kujik structure. Specifically, the main contents are provided below; a Chopper modulation technique is used to eliminate input offset voltage and low frequency noise of operational amplifier. And with improved performance of the op amp, noise resisting ability of bandgap reference is also improvedb Fast star-up circuit and bias circuit for BGR are well designed using supply-independent biasing techniques, which result in an improved PSRR and supply voltage regulation. Consequently, the bandgap reference has a good stability both in temperature and in supply voltagec Advanced layout techniques such as common centroid and interdigtaed is adopted, matching the current mirrors, the input pair of differential amplifier, PNP and so on Based on above mentioned, HSPICE is finally used to make a full simulation for our bandgap reference chip. As the result, the bandgap reference is proved to be with a good performance as following: 1 temperature coefficients of 6ppm/? in the range of -40?~85?;2 output voltage of 1.26?0.002V as supply voltage changes between 2.7V to 5.5V;3 typically 70dB PSRR;4 only 70us start-up time II暨南大学硕 士学位论文 Consequently, the bandgap reference chip provided in this paper meets the design target for high performance performance, and provides a competitive advantage in the BGR market Keywords: Bandgap reference;Temperature coefficient;Power supply rejection ratio; Chopper modulation III暨南大学硕士学位论文 目 录 摘 要I ABSTRACT. II 第一章绪 论.1 1.1 带隙基准电压源的研究目的和意义.1 1.2 带隙基准电压源的研究概况.1 1.3 论文的主要内容2 第二章 带隙基准电压源原理.4 2.1 带隙基准电压源的基本原理.4 2.2 带隙基准电压源的主要性能指标8 2.3 带隙基准电压源的典型结构..9 2.4 影响带隙基准电压源的主要因素13 第三章 高精度带隙基准电压源的设计17 3.1 设计指标及总体结构.17 3.2 启动与偏置电路.18 3.3 带隙基准电压源主体电路19 3.4 振荡器.24 3.5 RC 低通滤波器25 3.6 电流镜.26 第四章 电路的仿真验证29 4.1 仿真工具介绍.29 4.2 直流工作点分析.30 4.3 温度特性31 4.4 电源电压调整率.31 4.5 PSRR.32 4.6 静态电流33 4.7 瞬态分析35 第五章 版图设计及验证36 5.1 版图设计工具简介36IV暨南大学硕士学位论文 5.2 版图设计技巧.37 5.3 版图验证43 结束语49 参考文献..51 致 谢..53 在校期间发表论文.54 V暨南大学硕士学位论文 第一章绪 论 1.1 带隙基准电压源的研究目的和意义 本文旨在研究可嵌入大型彩色LED显示屏16位恒流驱动专用集成芯片的带 隙基准电压源。带隙基准电压源具有稳定性好,对系统的工作环境如工作电 压、 环境温度、输出负载变化不敏感等特点,可以为其它电路模块提供精确的参 考 点,因此成为模拟集成电路和数模混合电路中不可缺少的基本单元电路。对模拟 电路系统而言,带隙基准电压源的性能将直接影响到整个系统的精度和性能,其 基准的任何偏差和噪声,都会严重地影响其它电路的线性度和精确度。因此,电 路系统的精确度在很大程度上依赖于内部或外部带隙基准电压源的精度,没有一 个满足要求的带隙基准电压源,就不能正确有效地实现电路系统预先设定的性 能。随着集成电路技术的发展和电路系统结构复杂度的增加,人们对模拟集成电 路模块,如A/DAnalog/Digital,模/数和D/ADigital/Analog,数/模转换器、传 感器、滤波器以及锁相环等电路模块提出了更高的精度和速度要求,这就需要相 应的提高带隙基准电压源的精度和稳定度。例如,在稳压电源中,带隙基准电压 源的稳定性对稳压电路的稳定性和温度漂移有着直接的影响;为了抑制在开关电 源芯片工作过程中产生大量的高频噪声,带隙基准电压源必须具有更高的电源抑 制比,特别是在高频带时,这种要求尤为突出。因此,如何提高带隙基准电压源 的性能和集成度一直是本领域的研究热点。 1.2 带隙基准电压源的研究概况随着集成电路设计技术的不断进步和制造工艺的不断发展,带隙基准电压源 的各种原有缺陷被逐渐认识和克服,带隙基准电压源的性能得到了较大幅度的提 升和改善。尤其是近年来,IT 行业的迅猛发展为带隙基准电压源的设计和应用 开拓了更大的空间,以下是近年来带隙基准电压源设计技术的进展概况。 1 低工作电压带隙基准电压源1暨南大学硕士学位论文 近几年来,以手机、MP3为代表的便携式电子产品得以高速发展,此类产品 的主要特点是其内部芯片工作电压较低,通常在 1.5V 以下。那么,设计低工作 电压模拟电路的需求迫在眉睫。因为MOS管的阈值电压不会随工艺尺寸减小而等 比例下降,所以设计带隙基准电压源需要面对各种困难的挑战。目前,通过采用 [1] 互阻抗运放技术 ,可以令工作电压不受到MOS管的阈值电压的限制,使带隙基 准电压源的工作电压低于 1V。然而这种设计方法增大了芯片面积,如何更好 的 平衡性能和面积的关系,需要设计者根据应用环境的变化进一步考量。 2 低温度系数带隙基准电压源 针对精度要求较高的应用场合,例如高精度的A/D转换器等,优化带隙基准 电压源温度特性的工作至关重要。对于普通的一阶温度补偿的带隙基准电压源结 [2] 构,温度系数一般在20-50ppm/? ,因此,设计低温度系数的基准电压源一般 [3] 必须进行高阶温度补偿。对于高阶补偿技术,包括二阶曲线补偿 、指数曲线补 [4] [5-6] 偿 、线形化 V 和基于电阻比值的温度系数的曲线补偿等技术 。设计者需要 BE 选择更适宜的温度补偿方法来降低温度系数,以满足芯片精度的技术要求。 3 高电源抑制比带隙基准电压源 在数模混合集成电路中,电路中可能存在的高频噪声和数字电路产生的噪声 对模拟电路产生信号干扰,因此,带隙基准电压源应该在较宽的范围内具有良好 的电源抑制比。国内外研究者通常使用运算放大器来提高电源抑制比。在文 献[7] 中,使用无运算放大器负反馈结构的带隙基准电压源,在 1KHz 的电源抑制比为 95dB,在 1MHz 的电源抑制比为 40dB。而在文献[8]中,使用运算放大器结构 的带隙基准电压源技术,在直流频率时的电源抑制比可达 110dB,在 1MHz 的电 源抑制比可达 70dB。但是,由于运算放大器对带隙基准电压源输出电压的产生 没有直接贡献,那么使用运放来提高电源抑制比反而增加了电路的复杂度和功 耗。 1.3 论文的主要内容 本文首先介绍了带隙基准电压源的国内外研究现状及发展趋势,接着分析了 带隙基准电压源的基本原理及典型结构,并对不同的结构进行了比较,然后对如 何提高带隙基准的电源抑制比以及带隙基准电压源的温度补偿原理进行了分析, 2暨南大学硕士学位论文 了目前提高带隙基准电压源温度特性的各种方法。在上述基础下运用了斩波 调制及解调电路、快速启动电路、RC 滤波电路和内部反馈电路,设计出具有高 精度、高电源抑制比(PSRR)以及良好温度系数的带隙基准电压源,采用 HSIPICE 软件对实际电路进行了仿真,并完成了整体电路的版图设计。 本论文一共分为五章,具体安排如下: 第一章 绪论。主要介绍带隙基准电压源的研究意义和国内外发展情况。 第二章 带隙基准电压源原理。主要介绍带隙基准电压源的原理以及带隙基 准电压源的性能指标,详细研究了带隙基准电压源的分类以及影响带隙基准性能 的主要因素。 第三章 高精度带隙基准电压源的设计。主要介绍高精度带隙基准电压源的 模块划分,分析各个模块的功能,以及各个具体设计实现。 第四章 电路的仿真验证。介绍带隙基准电压源电路的仿真过程,并完成带 隙基准电压源的电路级仿真。 第五章 版图设计及验证。介绍带隙基准电压源的版图设计过程,并完成设 计规则检查(DRC: design rule check)和版图和电路比较(LVS: Layout Verse Schematics)。昀后完成带隙基准电压源的版图设计及验证。 3暨南大学硕士学位论文 第二章 带隙基准电压源原理 本章首先介绍了带隙基准电压源的基本原理及主要性能指标,接着分析了带 隙基准电压源的典型结构。通过研究带隙基准电压源的原理及特性,总结出影响 带隙基准电压源性能的主要因素,并给出相应的解决方法,确定了论文采用的带 隙基准电压源结构。 2.1 带隙基准电压源的基本原理如图 2-1 所示,带隙基准电压源的基本原理是利用两个具有相反温度系数的 [9] 物理量以适当的权重相加得到零温度系数的电压 V 。 REF图 2-1 带隙基准电压源原理图在图 2-1 中,电流源 I 为双极晶体管 Q 提供不受电源影响的偏置电流,V T 和 V 为两个具有相反温度系数的电压。因此,带隙基准电压源的实现可分为两 BE 方面内容进行分析:温度变化关系和恒定偏置电流。 2.1.1 温度变化关系 大多数工艺参数随温度变化,如果一个带隙基准电压源的输出电压与温度无 关,那么通常也与工艺过程无关。在传统的带隙基准电压源中,一般采用两个具 有相反温度系数的物理量以适当的权重相加得到零温度系数。假设存在温度变化 4暨南大学硕士学位论文 方向相反的电压 V 和 V ,选取 a 和 b使aV/T b?V /?T?0,因此可得到具 1 2 12 有零温度系数的电压基准。 1 负温度系数电压 在 CMOS 工艺的各种器件中,双极晶体管的特性参数重复性较好,并且提 [9] 供可严格定义正温度系数和负温度系数的物理量。通过对双极晶体管的研 究 , 得到: II expV / V (2.1) CS BE T k 其中,I 为集电极电流,V 为基极-发射极电压,VkT/q, 为玻尔兹 C BE T 2 曼常数,T为热力学温度,q为电子电量,饱和电流 I 与 ?kTn 成正比, ?为少 数 S i 载流子的迁移率, n 为硅的本征载流子浓度。迁移率与温度的关系可以表示 为 i mT ,系数 m 的大小约为-1.5。本征载流子浓度与温度的关系可以表示为 0 23 nT exp[ E / kT],这里 E 为硅的带隙能量。由此得到: ig g ?E 4mg Ib ?T exp(2.2) S kT 其中, b为比例系数。由式(2.1)可得到: VVlnI/I (2.3) BE T C S I 保持不变时, V 对 T取导数,有: C BE VVIIVBE TCS T ln(2.4)? TT I I?T SS 由式(2.2)得到:EE ?E ?I 3m??gg 4 m g S b4 mT expbT exp (2.5) 2 ?TkT kTkT 因此,有: E VV ?I g TT S 4 mV (2.6) T 2 ITT kT S 5暨南大学硕士学位论文 由式(2.4)和式(2.6)可得到: E ?VV I V g BE T C T ln 4? m? V(2.7) T 2 ?TT I T kT S V ?4mV E/q BE T g (2.8) T 从上式可知,V 具有负温度系数。一般情况下,当 V750mV,T300K时, BE BE V/ T??1.5mV/? 。 BE 2 正温度系数电压 两个双极晶体管工作在不相等的电流密度下,其基极-发射极电压的差值与 [9] 绝对温度成正比,详细推导如下 : nI I 0 0 - + ?V BE Q Q 1 2图 2-2 正温度系数电压的产生 在图 2-2中, Q 和 Q 为相同的双极晶体管,所以其饱和电流 I 与 I 相等, 1 2 S1 S2 相应的集电极电流分别为 nI 和 I ,则基极-发射极电压差为: 0 0 VV ?V (2.9) BE BE1 BE2 nI I 00? Vln V ln (2.10) TT II S1 S2?Vlnn (2.11) T 对 V 取导,可得到: BE 6暨南大学硕士学位论文 ?V k BEln n (2.12)Tq 因此, ?V 具有正温度系数。 BE 2.1.2恒定偏置电流 [9] 通常地,产生恒定偏置电流的电路如图 2-3所示 : M4 M3 W/L W/L I I REF OUT W/L KW/L M1 M2 R S图 2-3 恒定偏置电流产生电路 在图 2-3中, I 和 I 分别为原始偏置电流和输出偏置电流。由 M 和 M 3 4 REF OUT 组成的 MOS 管电流镜复制了 I ,从而确定了 I 。由于VVI R , OUT REF GS1 GS2 D2 S 即: 2I 2I OUT OUTVVIR(2.13) TH1 TH2 OUT S CW/L C KW/L nox N nox N 化简为: 2I 1 OUT 1 I R (2.14) OUT S ?CW/L K nox N 因此,有: 11 2 2 I1 (2.15) OUT 2 RC ?W/L K Snox N 可见,图 2-2的电路产生的电流与电源电压无关。7暨南大学硕士学位论文 2.2 带隙基准电压源的主要性能指标 1 温度系数 TCTemperature Coefficient 温度系数反映电路输出电压因环境温度变化而产生的改变,单位为 ppm/? [10] (parts per million/deg) 。温度系数的定如下 : VVREF REFMIN TC[ ] (2.16) VT ?T REF MIN 式中, V 和 V 分别为输出电压昀大值和输出电压昀小值, V 为 REF REFMIN REF 额定输出电压, T 和 T 分别为昀高温度和昀低温度。 MIN 2 电源调整率 电源调整率指在直流情况下,电源电压变化对电路输出电压的影响,电源调 [10] 整率越小,电路越稳定。其定义如下 : VVREF REFMIN 电源调整率 (2.17) VVDD DDMIN 式中, V 和 V 分别为昀大电源电压和昀小电源电压。 DD DDMIN 3 电源电压抑制比 PSRR(Power Supply Rejection Ratio) 电源电压抑制比是指在交流情况下,由于电源电压变化引起的电路输出电压 改变,用分贝(dB)表示。电源电压抑制比定义为电源电压变化率与输出电压 [10] 变化率的比值 :V/V DD DD PSRR (2.18)V/V REF REF 式中 ?V 和 ?V 分别为电源电压改变量和输出电压改变量,V 为额定电 DD REF DD 源电压。 4 精度 精度是指带隙基准电压源的输出电压与额定值的误差,包含相对误差和绝对 误差,精度越高,误差越小。 5 建立时间 建立时间是指带隙基准电压源从上电开始,到输出电压稳定在标称值所需的 8暨南大学硕士学位论文 时间。一般地,在输出电压达到额定值 95%时,可以认为建立过程完成。 2.3 带隙基准电压源的典型结构 2.3.1 Widler带隙基准电压源 [11] 20世纪 70年代,Robert Widler 首先提出 了能带间隙基准电压源的概念。 Widler 带隙基准电压源的电路结构如图 2-4所示。 R R 1 2 V REF I I c1 c2 Q 3 Q Q 1 2 I e2 I e1 R 3图 2-4 Widler带隙基准电压源 由图 2-4可得: VV?V (2.19) REF R 2 BE3 式中 V 为电阻 R 上的压降,V 为双极晶体管 Q 的基极-发射极电压。Q R2 2 BE3 3 1 与 Q 的基极-发射极电压差为: 2 VV ?V ?RI(2.20) BE BE1 BE2 3 e2 根据 2.1节的分析,可知: qV BE1 kT IIe (2.21) e1 S1 qV BE 2 kT IIe(2.22) e2 S2 9暨南大学硕士学位论文 式中 I 和 I 分别为双极晶体管 Q 与 Q 的发射极电流,V 和 V 分别为 Q e1 e2 1 2 BE1 BE2 1 与 Q 的的基极-发射极电压,I 和 I 分别为 Q 与 Q 的饱和电流。因为 Q 和 Q 为 2 S1 S2 1 2 1 2 几何尺寸相同的晶体管,所以 I 等于 I ,则有: S1 S2 kT V ?V BE1 BE 2 q I/I ?e (2.23) e1 e2 两边取对数,可得: I kT e1 VV ?Vln (2.24) BE BE1 BE2 qI e2 为了简化计算,忽略基极电流影响,则 I 等于 I ,因此 e c R 2 VR I RI ?V (2.25) R2 2 c2 2 e2 BE R 3 将式(2.25)代入式(2.19)可得: R 2 VV?V(2.26) REF BE3 BE R 3 将式(2.24)代入,可得: RkT I 2 e1VVln (2.27) REF BE3 Rq I 3e2 在电路中, R 、 R 上的压降近似相等,都等于 V 减去 V ,所以有: 1 2 REF BE II R e1 c1 2(2.28) II R e2 c2 1 式(2.27)转化为: RR kT 22 VVln(2.29) REF BE3 Rq R 31 式中第一项为负温度系数,第二项为正温度系数,选择适当的 R 值,可实现 零温度漂移。 2.3.2 Brokaw带隙基准电压源 Widler 带隙基准电压源的主要缺点是I/I 随温度变化,从而导致昀终的 C1 C2 [12] 输出电压也随温度变化。Brokaw 带隙基准电压源 的出现,较好地解决了这 个 10暨南大学硕士学位论文 问题。Brokaw带隙基准电压源的电路结构如图 2-5所示。 V DD R R a b + OP V REF - Q Q 1 2 R 1 R 2图 2-5 Brokaw带隙基准电压源 Brokaw 带隙基准电压源使用高增益运算放大器作为反馈回路,由于放大器 两输入端“虚短”,在RR情况下,强制 Q 和 Q 的集电极电流相等,输出电 ab 1 2 压可表示为: VV??I IR (2.30) REF BE1 C1 C2 2 由上节分析可知: I C VVln (2.31) BE1 T I S I C VVln(2.32) BE2 T NI S 式中, N为 Q 和 Q 的发射极面积之比。因此,有: 1 2 VV ?V ?VlnN (2.33) BE BE1 BE2 T 由于 R 上的压降等于 Q 与 Q 射极电压之差,式(2.30)可以改写为 1 1 2 R 2 VV??2 VlnN (2.34) REF BE1 T R 1 调整 R 、R 和 N的大小,便可得到零温度系数。对比 Widler带隙基准电压 源和 1 2 11暨南大学硕士学位论文 Brokaw带隙基准电压源,可知在 Brokaw基准源中,对数项中没有电阻比值,并 且整个式子与电源无关,因此 Brokaw带隙基准电压源需要调整的参数更少,受 工艺影响的可能性减小,基准电压更高。 [13] 但是,Brokaw 带隙基准电压源也存在两大缺点 :第一,由于使用了高增 益运算放大器,所以运算放大器的输入失调电压 V 会限制带隙基准电压源的电 OS 源抑制比,对输出基准电压带来额外误差;第二,由于存在电阻 R 和 R ,使得 a b 电路的静态功耗增大。 2.3.3 Kujik带隙基准电压源 [14] 与前面介绍的两种带隙基准电压源不同的是,Kujik 带隙基准电压源 使用 CMOS工艺,而 Widler和 Brokaw带隙基准电压源则为双极工艺,因此本文采用 Kujik带隙基准电压源结构。Kujik带隙基准电压源的结构如图 2-6所示。 R V 2 DD R 1 V OS OP V REF R 3 Q Q 1 2图 2-6 Kujik带隙基准电压源 由图 2-6可知: IR V 12 OS 1 (2.35) IR IR 21 22 输出基准电压为: VV??V V(2.36) REF BE1 R 2 OS R V 2 OS? VV1? 1? ?V(2.37) BE1 T BE RV3BE 12暨南大学硕士学位论文 从上式可知,运算放大器的输入失调电压 V 将给带隙基准电压源带来误差。 因 OS 此,减小 V 对带隙基准电压源输出电压的影响,便是 Kujik 带隙基准电压 源设 OS [15] 计的主要问题之一。通常地,通过以下途径可以减小 V 对输出电压的影响 : OS 1 增大 ?V ; BE 2 采用比例电流镜代替运算放大器,以调整电流 I , I 的比例关系; 1 2 3 采用消除失调技术。 2.4 影响带隙基准电压源的主要因素 2.4.1运算放大器的性能 由于运算放大器的非理想性,总存在输入失调电压 V 。 OS OP图 2-7 带隙基准电压源的基本电路 由前述推导可知: RR32 VV?V?V(2.38) REF BE2 BE OS R 3 RRR R RI V32 23 S2 OS 2??VV?V ln 1BE2 OS T? RRRIIR? 33 1S1 ?22 运算放大器的输入失调电压一般为 15mV,而由此产生的输出误差为 56~ [16] [17] 224mV 。为了减小由输入失调电压产生的误差,设计时需要注意以下方 面 :13暨南大学硕士学位论文 1 增大运算放大器的增益; 2 增大运算放大器输入对管的尺寸,并采用合适的版图设计技术减小失配; 3 增大带隙基准电压源中双极晶体管 Q 和 Q 的发射极面积之比; 1 2 4 采用消除失调技术。 2.4.2 电流镜失配 电流镜作为带隙基准电压源的主要组成部分之一,为与绝对温度成正比的 (PTAT:Porportional to Absolute Temperature)电流模块提供偏置电流。电流镜 的失配直接影响带隙基准电压源输出电压精度。而其失配主要由三个方面造成: 镜像 MOS管的尺寸失配、阈值电压 V 的偏差和 MOS管的沟道长度调制效应。 TH 由此可知造成电流镜失配的三个原因都是与工艺相关的,所以要减小电流镜的失 配也必须从工艺方面考虑: 1 因为光刻和扩散过程中产生的误差绝对值是确定地,所以增大 MOS 管的 W 和 L值可以减小尺寸失配的相对值; 2 2 因为 MOS 管电流取决于VV ,所以减小W/L值可以增大 V 对电流 GS TH GS 的影响,达到减小阈值电压 V 失配对基准源的影响; TH 3 因为沟道调制系数λ与器件的 L值成反比,所以使用长沟道器件可以减小 MOS管的沟道长度调制效应。 2.4.3 pnp 管的β值和欧姆电阻的影响 带隙基准电压源中输出电压的零温度系数是基于双极器件的指数特性,而 n 阱 CMOS 工艺只能制作出纵向 pnp 管。n 阱 CMOS 工艺的纵向 pnp 管结构如图 [9] 2-8所示 。 图 2-8 CMOS工艺中 pnp双极晶体管的实现14暨南大学硕士学位论文 在图 2-8中,n阱中的 p+为发射极,n阱为基极,p衬底为集电极。一般地, p衬底与昀低电位相连。由于受 CMOS工艺制约,纵向 pnp管的β值较小,且三 [9] 个极都有与之相连的电阻 。其中,与基极相连的电阻 R 对带隙基准电压源输 b 出电压影响昀大。由于 CMOS 工艺纵向 pnp 管的β值较小,导致流过基极的电 流较大。由此产生的电压降将直接反映在 V 上,使晶体管的 I-V特性曲线偏离 BE [18] 正常的指数关系 。而 R 主要由基区体电阻、接触孔电阻及连线电阻组成,所 b [17] 以要减小 R 对基准电压的影响可以从以下几个方面考虑 : b 1 在 R 和 R 比值确定的情况下,增大 R 和 R 绝对值; 1 2 1 2 2 在工艺允许的情况下,尽量增大β值; 3 增加基区的接触孔及加大连线线宽; 4 对 Q 和 Q 采用交叉匹配或共心对称匹配。 1 2 2.4.4 集电极电流影响 上述三种带隙基准电压源的负温度系数电压都是基于双极晶体管集电极电 流与温度无关这一假设推导得到。但实际上, Q 和 Q 管的集电极电流是与 绝对 1 2 温度成正比的。因此,带隙基准电压源的负温度系数电压 V 需要修正,参照 图 BE [9] 2-9,当集电极电流随温度变化时,重新推导 V 的温度特性如下 : BE R V 2 DD R 1 - Y V OUT + X R 3 NA A Q 2 Q 1图 2-9 带隙基准电压源的基本电路15暨南大学硕士学位论文 由图 2-9可知: I I V ln N / R (2.39) C1 C2 T 3 当考虑集电极电流随温度变化时,式(2.4)改写为: VVII1??1IBE TCC S ln V (2.40) T? TT I I?TI?TSCS 因为II VlnN CC T (2.41) TRT T 3 所以式(2.40)可以转化为:? VVII V VBE TCS T T ln(2.42)? TT I T I?T SS 昀终,式( 2.8)被改写为 V ?3mV E/q ?V BE T g BE (2.43)TT 这表明,考虑集电极电流随温度变化时,温度系数比 ?1.5mV / K的绝对值略 小一些。因此,设计时需适当增加负温度电压的权重。 2.4.5 电阻误差 在 CMOS 工艺中,电阻的绝对值难以精确制造,其误差可达昀小特征尺寸 [19] 的 20% 。在版图设计中,要减小由工艺带来的误差,可以从以下几个方面考 虑: 1 选用多晶硅电阻。相对阱电阻,多晶硅电阻可以获得更精确的阻值,且受 槽 调制效应和两端电压影响较小; 2 增大电阻的宽度,减小由刻蚀造成的相对误差; 3 合理选择单位电阻大小,并使用 Dummy 电阻。 16暨南大学硕士学位论文 第三章 高精度带隙基准电压源的设计本文在第二章介绍了带隙基准电压源的基本原理和典型结构,并在此基础上 确定了所设计带隙基准电压源的结构。本章首先介绍了带隙基准电压源的设计指 标和总体结构,然后在对整体电路有宏观定性认识的基础上对所设计带隙基准电 压源的各个子电路进行分析和设计。 3.1 设计指标及总体结构 在模拟集成电路领域,具有低功耗、低成本和工艺简单等优点的 CMOS 工 艺逐渐取代了 Bipolar工艺,因此本文选择了相对成熟的 CMOS 工艺。通过对传 统带隙基准电压源的研究分析以及根据大型彩色 LED显示屏 16位恒流驱动专用 集成电路芯片的要求,本文采用改进型 kujik 带隙基准电压源结构,从而提高了 基准的精度,降低了温度系数。该电路可以达到以下指标: 1 电源电压:3.3~5V 2 输出电压:1.26V 3 工作温度范围:-40?~85? 4 温度系数:低于 10ppm 5 电源抑制比:高于 60dB 6 电源电压调整率:小于 0.1% 7 启动时间:小于 70us 电路主要由以下几个部分组成:启动与偏置电路、带隙基准电压源主体电路、 振荡器、RC低通滤波器和电流镜。总体结构如图 3-1所示。 图 3-1 带隙基准电压源结构框图 17暨南大学硕士学位论文 3.2 启动与偏置电路 带隙基准电压源存在两个平衡工作点,即零点和正常工作点。当带隙基准电 压源工作于零点时,运算放大器两输入端电压为零,电路中所有晶体管传输零电 [10] 流,并且电路会持续保持关断状态 。因此,系统需要一个启动模块确保电路正 常工作。启动电路的作用是在电路刚上电时,帮助电路离开零点。偏置电路的主 要作用是为振荡器和运算放大器提供适当、稳定的偏置。启动与偏置电路如图 3-2所示。 图 3-2 启动与偏置电路 启动与偏置电路的等效电路如图 3-3所示。 VDD M M 3 4 a 镜像电流 m 1 M M 1 2 m 2 R S m 3 Q 1 Q 2 A nA m 4图 3-3 启动与偏置电路的等效电路18暨南大学硕士学位论文 m ~m 构成启动电路。在电路上电时,m ~m 迅速导通,a 点电压 V 上升, 1 4 1 4 a 当 V 大于阈值电压 V 时 M 和 M 导通,电路开始工作,从而保证了电路不 会 a TH 1 2 工作在零点。 m ~m 四个 MOS管均设置为倒管,即令 MOS管的 L 值大于 W 值, 1 4 增大 MOS管的电阻值,减小漏电流 i ,使启动电路的功耗降低。 D M 、M 、M 、M 、R 、Q 和 Q 构成了 PTAT 电流生产电路,用于产生偏 1 2 3 4 S 1 2 置电流,是其后镜像电流模块的原始电流。由 2.1.2节分析可知,M 、M 、M 、 1 2 3 M 和 R 构成与电源无关的偏置,因此模块产生的电流与电源无关,保证了带 隙 4 S 基准电压源的高电源抑制比。由第二章可知,偏置电流 I 应该为: S VVBE2 BE1 I(3.1) S R S 化简为 Vlnn T I(3.2) S R S 其中, R 为电阻,n 为 Q 和 Q 发射极面积之比。在本次设计中,为了节省芯 S 2 1 片面积,n取值为 2。 3.3 带隙基准电压源主体电路 图 3-4为本文所设计的带隙基准电压源主体电路。主体电路由运算放大器、 斩波调制电路和解调电路组成。19暨南大学硕士学位论文 图 3-4 带隙基准电压源主体电路 3.3.1 斩波调制解调电路 在 CMOS 集成电路中,输入失调电压和低频噪声是限制运算放大器性能提 高的两个主要问题。目前,业界比较流行的降低输入失调电压和低频噪声影 响的 [20-22] 技术有三种 :自动调零技术(AZ:Auto-Zero)、相关双采样技术(CDS: Correlated Double Sampling)和斩波技术(CHS:Chopper Stabilization)。 自动调 零技术在消除输入失调电压和低频噪声的同时,引入了白噪声和闪烁噪声的频谱 混叠,使电路在信号频带范围内输出的白噪声增多,而且伴随有时钟馈通clock feed through效应和沟道电荷注入channel charge injection效应。相关双采样技术 实际上是自动调零技术的一种特例,相应地存在与自动调零技术相同的缺陷。与 上述两种技术比较,斩波技术不但可以消除失调,而且可以有效抑制器件的噪声, 因此本文采用斩波技术消除失调电压。 斩波技术通过将输入信号和开关型方波信号耦合,把输入失调电压调制到高 [20] 频,再经过滤波处理来消除噪声造成的影响。基本原理如图 3-5所示 。20暨南大学硕士学位论文 图 3-5 斩波消除失调技术原理图 M (t)、M (t)分别为调制和解调信号,V 、V 为输入失调电压和低频 1 2 OS N 噪声,A(f)为运算放大器的增益。输出信号 V 再经过一个带宽略大于输入 OUT 信号截至频率的低通滤波器,得到被放大的初始信号 V 。具体实现电路如图 3-6 in 所示。 图 3-6 斩波调制电路 M1、M2、M3 和 M4 四个 n 型 MOS 开关管组成斩波调制电路,B1 和 B2 为差分输入端,CLK 和 CLKB 为互补方波信号,V 和 V 连接到运放的两个 in1 in2 差分输入端。时钟信号 CLK控制 MOS管 M1和 M4的打开和闭合。相应地,时 21暨南大学硕士学位论文 钟信号 CLKB控制 MOS管 M2和 M3的打开和闭合。在互补相位时钟信号 CLK 和 CLKB 的控制下,不同时刻的差分信号经 M1~M4构成的调制电路进入运放同 相或反相端,完成了信号的调制。 图 3-7 斩波解调电路 M5、M6、M7、M8 构成解调电路,互补时钟信号 CLK 和 CLKB 分别控制 着 M5、M8和 M6、M7的打开和闭合。当 M5、M8打开时,Vin2端为负输入端, 信号通过 M8流经第二级放大电路。反之,Vin1端为负输入端,信号通过 M7流 经第二级放大电路。经过四个 MOS开关管的通断控制,完成了斩波信号的解调。 3.3.2 运算放大器 因为一般的单级结构运算放大器无法满足设计要求的增益指标,而三级或三 级以上的运算放大器存在过多极点,无法保证系统的稳定性,所以本文设计 的运 算放大器采用二级结构。运算放大器的实际电路如图 3-8所示。22暨南大 学硕士学位论文 图 3-8 运算放大器实际电路 M1、M2、M3和 M4组成第一级差分放大电路,M7和 M6组成第二级共源 放大电路。M10、M9、M8、M5和 M7组成 MOS电流镜,为第一级差分放大电 路和第二级共源放大电路提供电流偏置。R 为调零电阻,C 为补偿电容。第 一 C 级增益 A 、第二级增益 A 和总增益 A 分别为: v1 v2 v A gr / /r (3.3) v1 m1 o2 o4 A gr / /r (3.4) v2 m6 o6 o7 AA Ag g r //r r //r (3.5) v v1 v2 m1m6o2o4 o6o7 其中,g 和 g 分别为管 M1 和 M6 的跨导,r 、r 、r 和 r 分别为管 m1 m6 o2 o4 o6 o7 M2、M4、M6和 M7的输出电阻。 二级运算放大器在补偿前具有三个极点,分别为: 1 p (3.6) 1 r / /r CC o6 o7 out L 1 p (3.7) 2 r / /r C o2 o4 int g m4 p(3.8) 3 C p 23暨南大学硕士学位论文 式中 C 、C 和 C 分别是各自节点到地的电容,由式(3.6)、 (3.7)和(3.8) out int p 可知,p 为非主极点,因此 p 对运算放大器频率响应的影响可以忽略。p 和 p 3 3 1 2 为两个很接近的主极点,所以二级运算放大器是一个具有双主极点的系统。当由 [23] 运算放大器构成的闭环系统具有两个主极点时,容易发生自激震荡 。因此本文 采用密勒补偿法消除双极点给系统频率响应造成的影响。密勒补偿的基本原理是 在第一级输出与第二级输出间加入一个密勒电容,使得极点 p 由于电容增加向 1 低频方向移动,极点 p 由于阻值减小向高频方向移动,所以 p 变成主极点,而 2 1 p 转为次极点。补偿后的极点大小分别为: 2 ?1(3.9) p1 r / /r g r / /r C o2 o4 m6 o6 o7 C ?g m6 (3.10) p2 C C 然而,两级运算放大器经过密勒补偿后,出现了一个右半平面的零点,对应 频率为: g m6 (3.11) z C c 该零点的存在使得运算放大器增益曲线的幅度下降变缓,相位滞后加快。在 一定条件下,将严重影响放大器的相位裕度,因此必须控制该零点。本文采用 插 入调零电阻的方法消除零点造成的影响,即调整 R 值为 1/g ,使新增零点 平移 m2 到无穷远频率处,不再影响放大器的频率响应。 3.4 振荡器 振荡器产生一对互补的方波信号,用于斩波调制与解调电路中 MOS开关管 的通断控制。通常地,在芯片中有环形振荡器和 RC振荡器可供使用。其 中,RC 振荡器精确度较高,但占用面积过大;环形振荡器结构简单,易于采用 CMOS 工艺实现,因而得到了广泛应用。本文采用如图 3-9 所示的一种由多个反相器构 成的环形振荡器。假如电路开始工作时节点 X、Y、Z 的初始电压为反向器的阈 值电压,各级反相器相同并且器件没有产生噪声,那么电路将会保持这一状态。 但实际上,噪声总是存在的,且其成分会扰动每个节点的电压,因而产生不断放 24暨南大学硕士学位论文 大的波形,昀终信号达到电源电压摆幅。当电路刚上电时 VV,则V0, XDD Y VV;当电路正常工作后, V 开始降到 0,强迫 V 经过另一个反相器并延 ZDD X Y 时 T 后才上升到 V ,各点的波形曲线如图 3-10所示。因此电路在结点 X、Y、 D DD Z之间以 T 延时振荡,产生的振荡周期为 6T 。 D D图 3-9 使用反相器的环形振荡器 图 3-10 各点的波形曲线 具体地,环形振荡器的实际电路如图 3-11 所示。环路设置了 7 个反相器, 进行 7 次反向,振荡周期为14T 。另外采用两个反相器对产生的方波信号进行 D 整形,保证了方波信号输出的质量。 图 3-11 环形振荡器的实际电路 3.5 RC低通滤波器 经过斩波解调后,噪声被调制到输出电压信号的高频端。因此,需要在运算 放大器输出端连接 RC低通滤波器以消除噪声影响。 RC低通滤波器电路如 图 3-12 所示。25暨南大学硕士学位论文 图 3-12 RC滤波电路 运算放大器输出电压 V 经过一级 RC 滤波电路后,转化为稳定基准电压 bg V 。增加 RC 滤波电路后,由于 R 和 C 的存在,使电路引入了一个频率为 REF c 0 f 1/2 πR C 的极点。因此,当噪声频率高于 f 时,将受到 RC 滤波电路的 制约 0 c 0 0 而无法通过。由于运算放大器中斩波调制载波信号的频率为 1/(14T ) ,所 以应 D 使 1/2 πR C )的值远小于 1/(14T )。 c 0 D 3.6 电流镜 在典型集成电路中,所有模块的偏置