CC40192引脚排列及功能表
CC40192引脚排列
CC40192时同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列如图所示。
图中
—置数端 CPU—加计数端 CPD—减计数端
—非同步进位输出端
—非同步借位输出端
D0、D1、D2、D3—计数器输入端
Q0、Q1、Q2、Q3—数据输出端 CR—清除端
CC40192(同74LS192,二者可互换使用)的功能如表
输 入
输 出
CR
CPU
CPD
D3
D2
D1
D0
Q3
Q2
...
CC40192引脚排列
CC40192时同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列如图所示。
图中
—置数端 CPU—加计数端 CPD—减计数端
—非同步进位输出端
—非同步借位输出端
D0、D1、D2、D3—计数器输入端
Q0、Q1、Q2、Q3—数据输出端 CR—清除端
CC40192(同74LS192,二者可互换使用)的功能如
输 入
输 出
CR
CPU
CPD
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
x
x
x
x
x
x
x
0
0
0
0
0
0
x
x
d
c
b
a
d
c
b
a
0
1
↑
1
x
x
x
x
加 计 数
0
1
1
↑
x
x
x
x
减 计 数
当清除端CR为高电平“1”时,计数器直接清零;CR置低电平则执行其他功能。
当CR为低电平,置数端
也为低电平时,数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平,
为高电平时,执行计数功能。执行加计数时,减计数端CPD接高电平,计数脉冲由CPU输入;在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时,加计数端CPU接高电平,计数脉冲由减计数端CPD输入,表9—2为8421码十进制加、减计数器的状态转换表。
本文档为【CC40192引脚排列及功能表】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。