晶体电容电阻选择

晶体电容电阻选择 本文由tangtuoguo贡献 doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 在低功耗中晶体的选择非常重要，尤其带有睡眠唤醒的系统，往往使用低电压以求低功耗。由于低供 电电压使提供给晶体的激励功率减少，造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不 特别明显，上电时电路有足够的扰动，很容易建立振荡。在睡眠唤醒时，电路的扰动要比上电时小得多， 起振变得很不容易。在振荡回路中，晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。 晶体的选择应考虑以下几个要素:谐振频点、负载电容、激励功率、温度特性、长期稳定性。换句话说， 晶振可靠性工作不仅受到负载电容的影响。对于负载电容的选择，应根据晶振供应商提供的 datasheet 的 数值选择。在许可范围内，负载电容值越低越好。容值偏大虽有利于振荡器的稳定，但将会增加起振时间。 有的晶振推荐电路甚至需要串联电阻 RS，它一般用来来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减 少晶振的接触电镀，这将引起频率的上升，造成频率偏移，加速老化。 串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据 LZ 的晶振为几十 MHZ 一般是在 20~30P 左 右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看 IC spec 了，有的是用来反馈的，有的 是为过 EMI 的对策 晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+?C 式中 Cd,Cg 为分别接在晶振的两个脚上和对 地的电容,Cic(集成电路内部电容)+?C(PCB 上电容)经验值为 3 至 5pf 单片机设计系统中的晶振选择 1:如何选择晶体, 对于一个高可靠性的系统设计， 晶体的选择非常重要， 尤其设计带有睡眠唤醒(往 往用低电压以求低功耗)的系统。这是因为低供电电压使提供给晶体的激励功率 减少，造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不特别明 显，原因时上电时电路有足够的扰动，很容易建立振荡。在睡眠唤醒时，电路的 扰动要比上电时小得多，起振变得很不容易。在振荡回路中，晶体既不能过激励 (容易振到高次谐波上)也不能欠激励(不容易起振)。晶体的选择至少必须考虑: 谐振频点，负载电容，激励功率，温度特性，长期稳定性。 2:如何判断晶振是否被过分驱动, 电阻 RS 常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触 电镀，这将引起频率的上升。可用一台示波器检测 OSC 输出脚，如果检测一非常 清晰的正弦波，且正弦波的上限值和下限值都符合时钟输入需要，则晶振未被过 分驱动;相反，如果正弦波形的波峰，波谷两端被削平，而使波形成为方形，则 晶振被过分驱动。这时就需要用电阻 RS 来防止晶振被过分驱动。判断电阻 RS 值大小的最简单的就是串联一个 5k 或 10k 的微调电阻， 0 开始慢慢调高， 从 一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻 RS 值。 3:如何选择电容 C1，C2(相位控制电容和增益控制电容), (1):因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选 择外部元器件。 (2):在许可范围内，C1,C2 值越低越好。C 值偏大虽有利于 振荡器的稳定，但将会增加起振时间。(3):应使 C2 值大于 C1 值，这样可使 上电时，加快晶振起振。 注意某些参数，设计工程师即可选择到适合应用的振荡器 M-tron Industries 公司 Bill Jennewein 著 今天无数电子线路和应用需要精确定时或时钟基准信号。晶体时钟振荡器 极为适 合这方面的许多应用。 时钟振荡器有多种封装，它的特点是电气性能多种多样。它有好几种 不同的类 型:电压控制晶体振荡器(VCXO)、温度补偿晶体振荡器(TCXO)、恒温箱晶体 振荡器 (OCXO)，以及数字补偿晶体振荡器(DCXO)。每种类型都有自己的独特性能。 频率稳定性的考虑 晶体振荡器的主要特性之一是工作温度内的稳定性，它是决定振荡器价格 的重要因 素。稳定性愈高或温度范围愈宽，器件的价格亦愈高。 设计工程师要慎密决定对特定应用的实际需要， 然后规定振荡器的稳定度。 指标过 高意味着花钱愈多。 对于频率稳定度要求?20ppm 或以上的应用，可使用普通无补偿的 晶体振 荡器。对 于成于?1 至?20ppm 的稳定度，应该考虑 TCXO。对于低于?1ppm 的稳定度， 应该考虑 OC XO 或 DCXO。 输出 必需考虑的其它参数是输出类型、相位噪声、抖动、电压稳定度、负载稳 定性、功 耗、封装形式、冲击和振动、以及电磁干扰(EMI)。晶振器可 HCMOS/TTL 兼容、 ACMOS 兼 容、ECL 和正弦波输出。每种输出类型都有它的独特波形特性和用途。应该关注 三态或互 补输出的要求。对称性、上升和下降时间以及逻辑电平对某些应用来说也要作出 规定。 许多 DSP 和通信芯片组往往需要严格的对称性(45%至 55%)和快速的上升和下 降时间(小 于 5ns)。 相位噪声和抖动 在频域测量获得的相位噪声是短期稳定度的真实量度。它可测量到中央频 率的 1Hz 之内和通常测量到 1MHz。 振荡器的相位噪声在远离中心频率的频率下有所改善。TCXO 和 OCXO 振荡 器以及其它 利用基波或谐波方式的晶体振荡器具有最好的相位噪声性能。 采用锁相环合成器 产生输 出频率的振荡器比采用非锁相环技术的振荡器一般呈现较差的相位噪声性能。 抖动与相位噪声相关，但是它在时域下测量。以微微秒表示的抖动可用有 效值或峰 —峰值测出。许多应用，例如通信网络、无线数据传输、ATM 和 SONET 要求必需 满足严格 的拌动指标。需要密切注意在这些系统中应用的振荡器的抖动和相位噪声特性。 电源和负载的影响 振荡器的频率稳定性亦受到振荡器电源电压变动以及振荡器负载变动的影 响。正确 选择振荡器可将这些影响减到最少。 设计者应在建议的电源电压容差和负载下检 验振荡 器的性能。不能期望只能额定驱动 15pF 的振荡器在驱动 50pF 时会有好的表现。 在超过建 议的电源电压下工作的振荡器亦会呈现坏的波形和稳定性。 对于需要电池供电的器件，一定要考虑功耗。引入 3.3V 的产品必然要开发 在 3.3V 下 工作的振荡器。 较低的电压允许产品在低功率下运行。现今大部分市售的表面贴装振荡器 在 3.3V 下 工作。 许多采用传统 5V 器件的穿孔式振荡器正在重新设计， 以便在 3.3V 下工作。 封装 与其它电子元件相似， 时钟振荡器亦采用愈来愈小型的封装。 例如， M-tron 公司的 M3L/M5L 系列表面贴装振荡器现在采用 3.2×5.0×1.0mm 的封装。通常，较小型 的器件比 较大型的表面贴装或穿孔封装器件更昂贵。小型封装往往要在性能、输出选择和 频率选 择之间作出折衷。 工作环境 振荡器实际应用的环境需要慎重考虑。例如，高的振动或冲击水平会给振 荡器带来 问题。 除了可能产生物理损坏，振动或冲击可在某些频率下引起错误的动作。这 些外部感 应的扰动会产生频率跳动、增加噪声份量以及间歇性振荡器失效。 对于要求特殊 EMI 兼容的应用，EMI 是另一个要优先考虑的问题。除了采 用合适的 P C 母板布局技术，重要的是选择可提供辐射量最小的时钟振荡器。一般来说，具 有较慢上 升/下降时间的振荡器呈现较好的 EMI 特性。 对于 70MHz 以下的频率，建议使用 HCMOS 型的振荡器。对于更高的频率， 可采用 ECL 型的振荡器。ECL 型振荡器通常具有最好的总噪声抑制，甚至在 10 至 100MHz 的 较低频率下 ，ECL 型也比其它型的振荡器略胜一筹。 复位电路 本TXT由“文库宝”下载: