DDR2布线指导

nullnullDDR2布线指导 null 在现代高速数字电路的设计过程中，师总是不可避免的会与DDR或者DDR2打交道。DDR2的工作频率很高，因此，DDR的Layout也就成为了一个十分关键的问题，很多时候，DDR2的布线直接影响着信号完整性。下面本文针对DDR2的Layout 问题进行讨论。 null1、DDR2的信号及分组以上数据取自于Zentel的A3R1GE4CFFnull1、DDR2的信号及分组null2、印制电路板叠层null2、印制电路板叠层4层板叠层示意图null2、印制电路板叠层null3、端接技术为满足信号完整性，信号线往往需要进行端接处理，端接方式分为以下三种null3、端接技术SSTL_18电平端接示意图null3、端接技术差分端接示意图null4、布线顺序null导线长度要求5、导线宽度和间距null导线间距要求5、导线宽度和间距nullLOGO更多模板下载： http://www.wps.cn/moban/ 关注官方微博： 新浪：http://t.sina.com.cn/iwps/ 腾讯：http://t.qq.com/kingsoftwps/ 模板分享平台：http://www.wps.cn/index.php?mod=zhuanti&act=2010share 商务合作邮箱：template@kingsoft.com WWW.WPS.CN