连接主从IP核的片上网络路由器结构

连接主从IP核的片上网络路由器结构 连接主从 IP 核的片上网络路由器结构 张春淼，林红君 (西安电子科技大学计算机学院 陕西 西安 710071) 摘要:随着单个芯片上集成的元器件数目不断增加，功耗问题也变得越来越突。出片上网络虽然能够从理论上解决传统总线结构带来的种种问题，但其功耗问题在某些具体应用中却变成了关键的制约因素。 路由器作为片上网络的核心部件，其结构直接影响片上网络的性能。路由器的功耗问题已经成为片上网 络领域一个热点问题。本文运用最优化理论对连接主从 I P 核的片上网络路由器结构进行优化，并 运用路由器的功耗模型对功耗问题进行了。最后运用 OPNET 仿真软件对路由器的交换和路由 算法进行分析对比，得出最终结论 。 关键词:片上网络;路由器结构;最优化算法;功耗OP;NET 仿真 NoC Router Architecture for Master and Slave IP Core ， Zhang ChunmiaLin o Hongjun ()School of Computer Science &Technology Xidian University Shannxi Xi`an China 710071 the development of semicondutcor technology, the numbeorf componentisn tegrated into a single chipWith Abstract: increases continuously, so power iss ues become moreim portant. Although NoC overcomess everal problemsin traditional bus architecture, its power issues in certain applications becomem ain constraints. As a key cmoponent, architecture of router directly affects the performancoef NoC. Poweriss ues become a hot topinic NoC research.In this paper, we potimize NoC router architecturefor master andsl ave IP coresu sing optimization algorithms. We also give a router powerm odel. Finally, we use OPNET to simulate the switching technology and routing algorithm of the optimized router. Network- on- Chip; Router Structure;i Omipztation Algorithm; Power OPNETS imulationKeywords: 部大量的通信传输要求。在 2000 年前后，相关专家 1引言 提出了用网络通信(图 1b)来代替总线通信，这便 形成了片上网络(NoC:Network on Chip)这一热门 随着大规模集成电路的发展，传统的总线通信课题。 (图 1a) 结构简单，当存在较多的 IP 核时布线复 图 1 总线结构与片上网络对比 等方面具有广泛的应用需求 。 从片上网络的提出到现在，经过短短几年时间， 图 3 虚信道路由器基本组成对片上网络的研究已经涉及到了各个方面，不久片 (PE Port)等构成。路由器的物理信道被多个虚信道 上网络将从实验室走向各个专门领域常见的片上 。复用，为每个虚信道提供单独的缓存。 网络系统由路由器(Router)、物理链路(Link)和本 通常一个路由器只连接一个 IP 核，本文提出了 地子系统(Local system)组成。本地子系统包含 IP 一种连接两个 IP 核(主从 IP 核)的片上网络路由 (Intellectual Propert)y 核和 网络适配器(Network器结构，并对其内部各个组成单元进行了逐个分析 Adapter，即网络接口 NI )，构成资源(Resource)节 优化。如图 4 所示为两种不同的路由器连接主从 IP 点。如图 2 所示为片上网络单个节点结构。每个路 核策略 。 由器连接 4 个相邻路由器和一个本地 IP 核 。 图 4 两种连接主从 IP 核路由器结构对比 在对现有技术进行详细分析和研究的基础上， 图 2 片上网络单个节点结构 我们经过大量的仿真，提出了一种更加简单的连接 路由器作为数据传输和交换的核心部分，其结 方式:一对连接主从IP 核的双核路由器结构我们 。构直接影响 NoC 的整体性能NoC 路由器从最初简 。 对这种采用新的缓存策略和 “绿色通道”(Bus)的 单的集中仲裁、无虚信道结构，经过不断改进逐渐发 高效路由器结构进行了分析和仿真文章具体结构 。展成现在典型的虚信道虫孔交换结构。常见的虚信 如下:第 2 节具体描述设计思想以及设计出的路由 道路由器结构如图 3 所示。 器结构;第 3 节建立功耗模型来分析这种路由器结 由于路由器的基本架构已经成型，后续研究将构对片上网络功耗性能的提升，第 4 节在仿真的基 主要集中在对各部分进行优化设计。作为片上网络 础上，将这种路由器与典型的虚信道流控虫孔交换 的 核 心 部 件 —路 由 器 ， 它 由 输 入 解 码 器 路由器进行性能比较和分析;最后我们对本文进行 (DEMUX)、虚信道缓存(VC Buffer)、信道复用器 总结。 (MUX)、交叉开关(Crossbar)、路由单元(RC)、虚 通道分配器(VC)开关分配器(SA)处理器接口 、、 2设想及思路 片上网络的性能如何，关键在于采用的路由器 结构。在片上网络中，一些 IP 核经常需要在其它 IP 核的配合下共同完成某项功能。那些能够主动产生 请求的 IP 核，称之为主(master)IP 核。另外一些 IP 核 只 是 对 主 IP 核 的 请 求 进 行 应 答 ， 称 之 为 从 图 5 微片格式 (slave)IP 核。针对资源节点功能差异，这些 IP 核所 不同的性能要求，设计出的路由器也会有所不同。处的地位是不平等的。我们在设计片上网络时首先 MESH 结构的片上网络在采用自适应路由算法时， 可以采用最优化法则对这种具有主从关系的 IP 核 进行优化设计，方式 A 将相应的主从 IP 核分别单 存在选择策略的问题。对于非确定性路由算法来说，独连接在同一个路由器(图4 左)上，或者是方式 B 每一跳的输出端口可能不是唯一的，这样就需要通将从 IP 核连接到主 IP 核上，然后通过主IP 核再连 过一定的策略来选择一个输出端口。这里采用根据 接到路由器上(图 4 右)，构成片上网络系统。采用 输出端口的缓存情况来选择的策略，也可以采用根 这种方法使得片上网络能够更加高效地完成某些功 据输出端口所连接的下一个路由器的周围拥塞状况 能，减少仲裁单元或者控制单元的数量，将数据通信 来选择的策略如图 6 所示为虚信道分配器结构 。。比较频繁的 IP 核节点及其连接的路由器安排在芯 片上相对最短路径上。另外，还可以对连接主从 IP 核的路由器端口进行优化，以得到最佳的性能和最 低的功耗。下面仅对一个主 IP 核只请求一个从 IP 核的最简单、最基本的路由器结构进行功耗和网络 性能方面的分析。 数据包格式设计:本文采用文献[1]中提出的基 于微片的数据传输，这样可以使m aster随意 的收发 信息，不用等待s lave 的响应，数据传输效率比较高。 数据微片的格式如图 5 所示，每个头微片包含了源 节点和目的节点的地址(ID)，以及有效的载荷。其 中，源 / 目的节点地址示了分组的路由信息。每个 图 6 虚信道分配器数据微片都包含 2 bit 的微片类型位和 1 bit 的 IP 核 对缓存的优化:文献[2]提出一种两级输入输出 类型位IP 核类型位(Core ID)表示微片流向主 IP 。 缓存结构。该结构中每级缓存有多个输入输出，内 核还是流向从 IP 核。方式 A 中通过路由器内部来 部由先进先出队列(FIFO)组成。但是两级缓存对 判断这一控制信息，当 CoreID 位为低电位 0 时到 存储空间的要求比较大。信道缓存的使用在一定程 主 IP 核，当为高电位 1 时到从 IP 核，方式 B 中这一 度上降低了时延，提高了吞吐，但无论是输入缓存还 功能则由主 IP 核的网络适配器来完成。 是 输 出 缓 存 都 存 不 同 程 度 的 队 头 阻 塞 对输入端口的优化:由于s lave 的处理速度比较 (Head-of - line blocking，HoL)问题，影响网络性能。 慢，因此需要在 master的 数据注入端口增加 FIFO 文献[3]提出了一种使用额外的共享总线来缓 解网 络的竞争，它消除了队头阻塞最初的 NoC 路 由器。 是单一的缓存，采用集中判决路由策略。单一的 存储 器需要很大的带宽，这就成为路由器性能的瓶 和时延问题可以通过设置虚信道来解决，通过将每 一个物理端口划分为多条虚信道(图 7 为每个物理 端口分成四条虚信道)，同时给每一个虚信道分配 一个缓存，这样每个开关的输入端口同时对应多个 虚信道。虽然这种策略解决了带宽和时延问题，但 这种小而多的划分会造成缓存利用率很低本文在 。 对现有研究成果进行分析总结的基础上提出了一种 综合考虑带宽、时延和芯片功耗的折中。 图 9 交叉开关示意图 图 7 虚信道结构图 和交叉开关的传输。该结构中仲裁判决采用 credit 机制若 credit 计数器显示有空闲缓存，开关分配器 。 才能将 crossbar授 权给相应的数据片交换机制采 。 用虫孔交换。相应的 crossbar规 模从(66)变为 × (55)，减小芯片面积和功耗的开支 ×。 3功耗模型及其分析 文章[5]提出三个功耗公式，建立了基本的功耗 模型。在对功耗模型的变量及参数进行了细致深入 图 8 输入输出控制器示意图的分析后，得出可以根据不同的功耗模型从逻辑设 计，软件方法以及网络拓扑三个方面来减少功耗。 对交换机制的改进:由于连接了两个 IP 核，相 从逻辑设计方面来降低功耗主要考虑逻辑电路 应的路由器内部所采用的交换机制就应该能够高效 与或非门的大小电源电压，以及阀值电压三个方面 、地处理其内部主从 IP 核之间大量的信息交换和数 来权衡优化，在增大延时 20%的情况下，可以节省 据通信，还要能够快速地与外部路由器进行通信。 因此我们选取文献 [4] 所提出的提前注出策略和 40%- 70%的能量。在不牺牲延时的情况下，可以通credit 机制。解码器负责从数据片中提取出地址信 过门大小、电源电压、阈值电压三者之间的平衡来节 息，将数据片送到相应的缓存输入缓存的设计则 。省 50%的能量消耗。 结合虚信道分配和队列的相关知识。由于增加了一 文献[6]仿真了虚切通交换机制和虫孔交换机个从 IP 核和输入输出端口，相应的交换机制就得改 制在各种条件下的性能。结果表明，两者的能耗相 变。本结构采用一种称为提前注出的策略，将目的 近，但是虚切通取得了较好的时延性能。而虚切通 节点为本地的路由进行提前注出，省去了仲裁判断 文献[7]中通过比较 2- D mesh和 folded torus在 由器组成的片上网络系统，相比于没有进行优化的不同路由算法中的性能来分析能耗,结果 torus网 络 两个 IP 核单独连接到两个路由器的片上网络系统， 的延时性能比 mesh网络好 。但是高性能是以更多 在功耗和数据传输性能方面都有非常明显的提高。的能量消耗为代价的同时，自适应性越好的算法， 。没有优化过的两个 IP 核单独连接到两个路由器的 torus拓扑 的网络消耗越小。从能量消耗的角度看， 片上网络系统在芯片面积、逻辑门的数量、数据包所 XY 确定性路由算法不适合 torus网 络，但是对 mesh 需要的仲裁判决的复杂度和次数，以及分组所经过 来说还是较好的。 路径的跳数，与优化后的路由器相比都存在很大的 文章[8]引入了 profile- based方法 ，这是一种面 劣势。 向编译的方法,通过增加通信链路的空闲时间，来加 强基于硬件的链路管理机制效率。该方法具体是将 一些数据通信簇的要求分配到更小的链路集合，通 过关闭其它链路和缓冲器来降低漏电功耗。结果显 示平均可以减少 35%的漏电能耗。 本文通过在仿真程序中设置一个统计跳数的全 局变量来测量在不同包注入率条件下的逻辑门电路 通断的情况，以此来获取片上网络系统在硬件逻辑 门电路的功耗一定的情况下的能耗。在不增大延时 的情况下，采用 DyXY 路由算法对一个主 IP 核仅请 求一个从 IP 核的路由器结构的功耗进行了分析，结 果相对于传统的路由器结构 (即将两个主从 IP 核 分别单独连接一个路由器) 其能耗降低了 30% 图 10 两种片上网络结构端到端时延性能对比- 40%。 优化后的片上网络，将主从IP 核互连后，再连 接到路由器上。这种路由器组成的片上网络系统与 主从 IP 核单独连接路由器构成的片上网络系统相 比较，前者在交叉开关、仲裁单元方面对路由器结构 进行了简化而两个主从 IP 核相互连接时只需要采 。 4网络性能仿真及其结果分析用简单的直连线路进行信息交换处理和通信，当主 从 IP 核单独与路由器连接时，由于路由器需要多增 加了一条输入输出通道，在路由器内部必须增加相 本节通过 OPNET Moduler 10.5版 本仿真软件进 应的交叉开关。另外，这也使得相应的仲裁单元变 行分析，对由两个IP 核单独连接的路由器所组成的 片上网络与一对主从 IP 核互连后再连接路由器所 组成的片上网络系统进行了比较和分析，两种路由 得较为复杂。两种结构在功耗方面相差不是很明显，器结构均采用虚信道流控虫孔交换机制，链路传播 在网络通信性能方面还是有一定的差距 通过。时延为 1 个 cycle，链路速率为 10 Mbps。网络拓扑结 OPNET仿 真平台进行数据传输性能的仿真结果如 构采用 8×8 2D mesh，路由器为每个输入端口设置 图 9 和图 10 所示。 了 4 条虚信道，每条虚信道可缓存 6 个数据微片。 分组大小选用 4 个 128 bit 数据微片。网络的流量模 型采用自相似流量模型，路由算法采用 XY 维序路 5总结及展望由 。 本文分析了片上网络及其核心部件—路由器 础之上，提出了一种连接主从 IP 核的路由器结构， Crcuits and Systems, ISCAS 2006.Proc eedings. i 并对这种路由器结构的各个组成部分进行了分析和 [3] D. Kim, K. Lee , S. Lee andH . Yoo. A 优化。通过分析功耗模型，新提出的路由器结构可 Reconfigurable Crossbar Switch with Adaptive 以显著地降低功耗。采用 OPNET仿真的 方法，我们 Bandwidth Control for Networks- onC- hip [C]. IEEE 对比了两种连接主从 IP 核的路由器结构，分析采用 Internatona Symposum on Crcuits and Systems2005, , ilii这两种路由器结构的片上网络的性能，得出首先将 pp.2369-2372 主从 IP 核互连，再连接到路由器的片上网络结构， 在不增加系统功耗的前提下，其数据传输性能要优 [4] Kim, D. Park, T. Theocharides, et al. A low latency 于将主从 IP 核单独连接到路由器的片上网络结构 。router supporting adaptivity for on- chip interconnects [C]. In 42nd DAC 2005, June2005. [5] Mudge, T., Power: fair st- class architectural design constraint. Computer, 2001. (344): p. 52-58. [6] Banerjee Nilanjan, Vellanki Praveen, ChathaKa ram, A Power and PerformanMcoed el for Network- onC- hip Architectures, D esign Automation and Tesitn Europe Conference andEx hibiton, vo.2, pp.1250- 1255, 2004 il [7] Lee SE, BagherzadeNh . Increasing the throughput of an adpative router i n network- onc- hip (NoC). Seoul, KoreaAC: M, 2006. 图 11 两种片上网络结构吞吐率对比[8] Soininen J P, H eusala H. A design methodology for IP 核的这种不对称性，数据传输的频繁程度差 NOC- basedsy stems: Networks o n chip. Kluwer 异，决定了路由器结构设计过程中有些部件可以优 Academic Publishers, 200319:38. 化后以达到减少功耗，提高传输性能，最终达到提高 9] Qao B, Shi F, et a. A New Herarchica [ilil CIC 片上网络整体性能的效果Interconnection Network for Multi- core Processor. 。 2007. 参考文献 作者简介[1] Leary G, Mehta K, ChathaK S. Performancaend 张春淼,硕士研究生, 主要研究方向为 NoC 路由器结 resource optimization of NoC router architecture for 构; master andsl ave IP cores. S alzburg, Austria: A CM, 林红君，硕士研究生, 主要研究方向为计算机网络， 2007. 片上网络 。 [2] H. Po- TsangH, . Wei. 2- Level FIFO Architecture Design for Switch Fabricsi n Network- onC- hip, [C]. 爱特梅尔与 H&D Wireless 携手提供嵌入式 Wi-Fi 解决方案 爱特梅尔公司(Atmel Corporation)宣布与 H&D Wireless 公司合作，推出用于爱特梅尔32 位 AVR? 微控 制器的 IEEE802.11b+Wg i- Fi 解决方案在这项合作中，H&D Wireless 将提供 SPB104W i- Fi 扩展板卡，该 。 板卡能够通过 SD 卡插座轻易连接 AVR32 UC3 评测工具套件这项合作带来业界功效最高的 Wi- Fi 解决 。