(免费)用两片74ls138译码器设计一个全加器

(免费)用两片74ls138译码器一个全加器 用两片74LS138译码器设计一个全加器 设计者:洪建峰 班级:10电本班 学号:201092170102 指导老师:崔有明 用两片74LS138译码器设计一个全加器 作者:洪建峰 201092170102 摘 要:两个二进制数之间的算术运算无论是加、减、乘、除～目前在数学计算机中都是化作若干步加法运算进行的。因此～加法器是构成算术运算器的基本单元。在将两个多位二进制数相加时～除了最低位以外～每一位都应该考虑来自低位的进位～即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加～所用的电路称为全加器。本课题是用两片74LS138设计一个全加器。在考虑到74LS138译码器为3 线,8 线译码器～共有 54/74S138和 54/74LS138 两种线路结构型式～其74LS138工作原理为:当一个选通端,G1,为高电平～另两个选通端,/(G2A)和/(G2B),为低电平时～可将地址端,A、B、C,的二进制编码在一个对应的输出端以低电平译出。根据以上特性～设计制作出一个全加器。 关键词:二进制数算术运算,算术运算器,74LS138,全加器。 1 设计流程 1(1提出 该次课题从查找资料到方案的制定过程中，分析出四套方案: 1(1. 1方案一、将两片74LS138译码器使能端接通，AB 作为一个两位二进制数，C作为低进位，AB作为另11122一个两位二进制数。通过ABCAB输入信号，通过16个输出端与或门的连接，得到了SS，以及高进位C。 11122120 1. 1. .2方案二、将两片74LS138连成4/16线译码器，通过参考4/16线连成一个全加器的方法将它连成一个全加器。 1. 1. 3方案三、将74LS138(1)单独连成一个一位二进制全加器。输出的S连74LS138(2)的A作为进入数02据，进位信号C连C作为第二级上的进位信号，因此，最后的和为S=A+B+C+B。 021112 1. 1. 4方案四、将两片74LS138通过一系列的与门的输出级联成多位加法器。 1. 2确定方案 通过反复比较方案一、二、三、四，得出最优的方案为方案四(比较过程演算及方法见最后一页附上的稿纸) 1. 3设计资料 74LS138资料:71LS138有三个附加的控制端。当输出为高电平(S,1)，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。带控制输入端的译码器又是一个完整的数据分配器。如果把作为“数据”输入端(在同一个时间)，而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当,101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 74LS138功能表 用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。 全加器逻辑图 2 方案呈现 2(1原理图 2. 2全加器真值表 A/a B/b C/c为全加器和译码器的输入，OUT为译码器的输出(0 ~7)，S为加法器的和，Co为加法器进位输出。PS:假定译码器输出高电平有效。 74LS138(1)真值表 A/a B/b C/ci Out S Co 0 0 0 0 0 0 0 1 0 2 1 0 1 0 0 4 1 0 1 1 0 6 0 1 74LS138(2)真值表 A/a B/b C/ci Out S Co 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 2 1 0 0 1 1 3 0 1 1 0 0 4 1 0 1 0 1 5 0 1 1 1 0 6 0 1 1 1 1 7 1 1 由表(2)得出:将3/8译码器的输出OUT(1，2，4，7)作为一个四输入或门的输入，或门的输出作为加法器的和;将3/8译码器的输出OUT(3，5，6，7)作为一个四输入的或门的输入，或门的输出作为加法器的进位输出。 2. 3仿真图 2. 4预测仿真 2. 4. 1预测的结果 S=SS+C=AA+BB1201010 假设输入的AA为10，BB为11，结果应该C为1，S为0，S为1。 1010010 2. 4. 2仿真结果 实验结果表明，该实践方案完全正确。