一种LDO稳压器芯片的研究与设计

一种LDO稳压器芯片的研究与 一种 LDO 稳压器芯片的研究与设计 于飞1，邹锦华2 (1. 暨南大学电子工程系， 广州 510632; 5 2. 广东工业大学土木与交通工程学院，广州 510006) 摘要:设 计出一种适合便携式电子产品应用的 LDO(Low-dropout voltage regulator)稳压器 芯片。相比于传统的 LDO 稳压器芯片，新的设计在误差放大器与功率管之间加入 缓冲器， 提高瞬态响应速度。自适应的频率补偿网络，保证缓冲器工作稳定。通过 对误差放大电路进 行合理的设计，充分减小了输入电压和压降，提高了转换效率。 在测试电路中，利用有源负10 载代替传统的电阻负载，使仿真与测试更加准确可控。 采用 CSMC 0.5μm CMOS 工艺，所 设计的 LDO 稳压器芯片具有 3.2,5.5v 的输 入电压范围，3v 的稳定输出电压，最大输出电 流达到 300mA，线性调整率为 0.2， 负载调整率为 2.5。 关键词:模拟集成电路设计;便携式电子产品;LDO 稳压器 中 图分类号:TN43215 The Research and Design of a Low-Dropout Voltage Regulator IC Yu Fei1 Zou JinHua2 1. Department of Electronic EngineeringJinan University GuangZhou 51063220 2. Civil and Transportation Engineering School GuangDong University of Technology GuangZhou 510006 Abstract: A Low-dropout voltage regulator ASIC applied to portable electronic products is designed. Compared to conventional LDO regulator chip a buffer was added in order to improve the transient response speed of the chip. An adaptive frequency compensation network ensure the25 buffer stable. Through rational design of the error amplifier circuit the input voltage and the voltage drop are substantially reduced to improve the conversion efficiency. The active load instead of the traditional resistive load is used in a chip test circuit for a larger adjustment test current. Using CSMC 0.5μm process model The simples of chip are tested in the voltage from 3.2V to 5.5V. The result indicates that the standard output voltage is 3V the maximum output30 current is 300mA the line regulation is 0.2 the load regulation is 2.5. Keywords: Analog IC Design Portable electronic products LDO regulator 0 引言 如今，在电子产品市场上，应用于便携式电子产品的稳压器芯片主 要有三类1:LDO2335 稳压器芯片，开关稳压器芯片和电源管理芯片。相对于开关 稳压器芯片，LDO 稳压器芯片 的输出噪声和输出纹波较小4，而且结构简单、工 作稳定、小巧轻便;混合信号系统中，开 关稳压器芯片经常串接 LDO 稳压器芯 片，用开关型稳压器芯片保证转换效率的同时，利用 LDO 稳压器芯片降低噪声; 电源管理芯片中，时常会集成 LDO 模块。LDO 稳压器的压降 较小，从而使功耗 更小，电池使用时间更长。其实现简单、外形小巧、设计灵活、工作稳定，40 适应 便携式电子产品的发展方向。LDO 稳压器集成电路特别适用于对于体积和重量有 苛刻 要求的便携式电子设备的供电，如 PDA、移动电话、MP3 等5。 与传统的 LDO 稳压器芯片相比，本文创造性的加入缓冲器 Buffer 克服大尺寸功率管寄 生电容较 大带来的瞬态响应速度下降问题，自适应补偿网络，使 LDO 系统能够根负载电流 的变化，一一对应地选择补偿元件的参数，保证系统在全部负载电流变化范围内都 有足够的 作者简介:于飞，(1986-)，男，硕士研究生，主要研究方向:模拟集 成电路设计。 通信联系人:邹锦华，男，副教授，主要研究方向:工程结构。E-mail: zoujinhuagdut.edu.cn -1-45 相位裕度，确保系统的稳定。误差放大器的设计主要考 虑了如何降低输入电压和如何提高电 源抑制比 PSRR 两个问题。其中，利用折叠 电流源负载可以有效地降低输入电压，利用引入 输入电压的方法有效增大了 PSRR。在仿真与测试环节，更新了测试电路，进一步优化了仿 真与测试电路，利 用电流源模拟负载电流，可以根据用户需要定义负载电流的变化，有利于 模拟 RLOAD 的不同极限对芯片造成的影响。50 1 芯片系统描述 LDO 稳压器芯片的设计，按照各部分功能的不同可以划分为不同的电路模块:功率管、 基准电压源、误差放大器、缓冲器 Buffer、反馈网络、补偿电路、限流电路 OCP 和短路保 护电路 SCP。电路结构框图如图 1 所示。55 图 1 LDO 稳压器芯片电路结构框图 Figure 1 Strcture of Low-dropout voltage regulator ASIC LDO 稳压器芯片的主要作用是产生稳定的、精确的、不受干扰的、独立的输出电压 Vout。 精确的直流基准电压 VREF 保证了输出电压精确稳定，利用 R1 和 R2 反馈网络，将输出电60 压 Vout 分压，将其一部分反馈到误差放大器，形成电压串联负反馈。 LDO 稳压器芯片的设计过程与其他硬件系统设计相似，从预订的技术指标开始，根据 具体的负载情况，从功率管的设计开始。首先，根据输出电压的典型值 3.3V，可以确定反 馈网络中 R1 和 R2 的阻值，反馈电压和基准电压 VREF 的增益比值，因为误差放大器处于 深度负反馈，反馈电压 VFB 和 VREF 近似相等。其次，根据对输入电压、压差和输出电流65 等技术指标的要求，可以完成功率管的设计。P 型功率管 的地电流，此外，随着越来越低的输入电压的的压差较小，而 MOS 管具有最小 应用，采用 P 型功率管也是必然要求。P 型功 率管高输出阻抗导致的瞬态响应速度慢这个缺点可以通过增加缓冲级的方法来克服。为了降 低功耗，采用 PMOS 管作为功率管。 技术指标中要求输出电流最大要达到 300mA，所以功率管导通时电流较大，导致功率70 管尺寸较大，以致其栅极寄生电容较大。为了解决栅极寄生电容较大造成的瞬态响应速度低 的问题，在误差放大器和功率管之间加入一个低阻抗的缓冲器 Buffer，可以为功率管栅极提 供足够大的电压和电流，加快对寄生电容的充放电速度，从而加快 LDO 稳压器芯片的响应 -2- 速度。引入低阻抗的缓冲器 Buffer，可以确定精度参数，如负载调整率和线性调整率、电源 抑制比等。75 2 模块电路设计 2.1 放大器(OTA)模块电路设计 误差放大器(OTA)的设计是 LDO 设计的关键，放大级(OTA)的增益、带宽、失调、 驱动能力和工作电压范围等直接影响 LDO 的输出电压精度、负载调整率、线性调整率、和 瞬态响应等特性。LDO 中的放大级(OTA)具有较高的开环增益，可以有效地保证负反馈80 的深度、减小负载调整率和线性调整率并增大 PSRR，从而保证输出电压的精度和稳定并提 高输出电压对输入噪声和纹波的抑制能力。在误差放大器的控制下提供驱动负载的输出电 流，在过载和压差过大等情况下不会产生多余的接地电流。 改进的差分放大电路如图 2 所示。其中所需的输入电压 VIN?VSGVGS?2VGS，只要输 入电压大于 2V，就可以正常工作，低的输入电压有效地降低了芯片的功耗。利用晶体管抑85 制共模电压的能力，将 VIN 的纹波引入误差放大器的输出端 VEA，最终 VEA 被送到功率管的 栅极或基极，可以将从功率管源极或射极引入的纹波抵消，提高电源抑制比 PSRR。 图 2 放大器(OTA)模块电路图 Figure 2 Circuit of amplifier OTA module90 2.2 带偏置的缓冲级 Buffer，RC 补偿电路 在放大级 OTA(输出阻抗较大)和功率级 POWER(寄生电容较大)之间加入缓冲级 (Buffer)作用有二:一、通过加入缓冲级(Buffer)，将原先电路(未加入缓冲级)中调 整管栅极处出现的中频极点一分为二，分裂为两个较高频率的极点，从而减小补偿电容的大95 小，并使系统有足够的相位裕度，保证系统稳定;二、减轻 PMOS 功率管的较大的栅极寄 -3- 生电容(为保证有足够大的输出电流，PMOS 功率管的宽长比较大)的影响，从而改善系统 的瞬态响应特性。 图 3 带偏置的缓冲级 Buffer 电 路图100 Figure 3 Circuit of buffer BUFFER module and RC compensation module 2.3 限流电路 OCP，短路保护电路 SCP 限流电路 OCP，短路保护电路 SCP，功率级电路 POWER 如图 4 所示。限流电路 OCP 和短路保护电路 SCP 共用同一比较器，正常状态下限流电路限流电路的采样电阻发挥作105 用，当输出电压较低时，通过传输门开关将保护电路中比较器的输入端切换到短路保护电路 短路保护电路的采样电阻。 -4- 图 4 限流电路 OCP，短路保护电路 SCP Figure 4 Circuit of over-current protection OCP module short-current protection SCP module and POWER110 MOS 3 电路仿真 在实验室的条件下，利用一个可变电阻来模拟负载，通常是最简单的情况，通过负载电 阻 RLOAD 的变化，观察稳压器的输出端电压 VOUT 的变化，可以确定芯片的稳压性能。利用115 一个可变电阻来模拟负载能正常进行测试的前提是能够准确预测芯片负载的动态范围，但实 际上，负载的动态范围通常很难预测。利用电流源模拟负载电流，可以根据用户需要定义负 载电流的变化，可以模拟 RLOAD 的不同极限对芯片造成的影响。测试电路图如图 5 所示。 -5-120 图 5 电流源负载线性稳压器芯片测试电路 Figure 5 Test circuit of linear regulator chip with current source load 基于 CSMC 0.5μm CMOS 工艺，采用 Hspice 对电路进行仿真，仿真过程中，考虑到了 温度变化，输入电压变化，以及负载电流变化等因素，对 LDO 稳压器芯片整体的负载调整125 率、线性调整率、瞬态响应和电源抑制比进行了仿真，仿真结果如下列各图所示。 1、线性调整率 图 6 线性调整率变化曲线 Figure 6 Line regulation curve130 LDO 稳压器芯片在 25?的条件下，负载电流 ILOAD 分别为 300mA 时，稳压器芯片输出 电压 VOUT 随输入电压 VIN 的变化。从图 6 中可以看出，当电源电压在 3.4V,5.6V 变化时， 其输出电压的变化幅度约为 4mV 左右。随着电源电压的变化，输出电压会出现微小幅度的 变化。 -6-135 线性调整率(line regulation，用 LNR 表示)是指在低频时，输入直流电压的变化引起 的输出直流电压的变化。线性调整率的变化曲线如图 6 所示。在输出电流为 300mA 时，输 出电压变化量约为 4mV，输入电压变化范围约为 2V，所以根据线性调整率公式6 v OUT 4mV LNR 0 .2 (1) v IN 2V 在输入电压范围内，线性调整率达到 0.2。输入电压每变化 1V，输出电压仅仅会相应140 的变化 2mV，由此可见，所设计的 LDO 稳压器芯片能够很好的抑制输入电压变化给输出电 压带来的影响。 2、负载调整率 图 8 负载调整率变化曲线145 Figure 8 Load regulation curve 调节直流输出电压 VOUT，消除因负载电流改变造成的输出电压的变化，可以提高直流 精度并且有利于提高环路增益。负载调整率是指在负载电流变化的情况下，LDO 稳压器芯 片保持输出电压稳定的能力。负载调整率的变化曲线如图 8 所示。150 在 0mA100mA 的负载电流和 3.6V 的输入电压下，输出电压的变化量约为-0.75mV， 负载电流的变化量约为 0.3A，根据负载调整率公式7 VOUT 0.0075V R LD R 2.5 (2) I L O AD 0.3A 负载调整率为 2.5，满足技术指标要求。负载电流每变化 100mA，输出电压仅仅会相 应的变化 2.5mV。由此可见，所设计的 LDO 稳压器芯片能够很好的抑制负载电流变化给输155 出电压带来的影响。 3、瞬态响应 -7- 图 9 瞬态响应测试曲线 Figure 9 Transient response curve160 瞬态响应是指当负载电流突然发生阶跃变化时，输出电压所允许的最大变化。负载电流 突然变大的情况下，输出电容和旁路电容会向负载放电，由于输出电容串联等效电阻的影响， 负载电流变化越大，输出电容放电的电流越大，那么在串 联等效电阻上的压降越大，输出电 压变化也就越大。瞬态响应仿真曲线如图 9 所 示。165 仿真是在输出电流从 0mA 变化到 300mA，输入电压为 4.3V 的条件下进 行的。从图中 可以看到输出电压的最大超调量大约为 41mV，瞬态响应时间仅为 50μs，发生在输出电流从 小电流阶跃至大电流的过程中。可以看出输出电压的超调 量较小，而且恢复稳定的时间也比 较短。这是因为在误差放大器和功率管之间加入 缓冲器 buffer，有效地增大了误差放大器的 输出电流，加快了充电速度，克服了由 功率管大的栅极寄生电容带来的动态响应速度慢的问170 题。 4、电源抑制比 -8- 图 10 电源抑制比仿真曲线 Figure 10 Power supply rejection radio curve175 电源抑 制比又可以称为纹波抑制比，可以表示对噪声的抑制能力，其实也就是在所有频 率 范围内，LDO 稳压器芯片对因输入电压变化而引起的输出电压变化的一种抑制能 力，通 常用 PSRR 表示电源抑制比。显然，大的旁路电容，输出电容和小的串联 等效电阻，有利于 提高 PSRR。通常，电源抑制比与纹波频率、、带隙基准电路的 PSRR、误差放大器的 PSRR、180 开环增益及电路中的零极点密切相关。实际的设 10 所示，在输入电压为 3.6V 的情计中，该参数与工艺制作也有很大关系。 如图 况下，进行了电源抑制比 PSRR 的仿真与检测。 从图中可以看出，频率从 1 Hz 到 100 kHz，纹波抑制都非常好，即使到了 1 MHz 左右基 本上也大于-40 dB。低频时， PSRR 保持稳定，达到-40dB;当频率达到 10kHz 时，达到-17dB。 所设计的电路 对输入纹波的抑制是满足系统要求的。负载的增大对电源纹波的抑制是有影响185 的，不过该影响还是可以接受的。之所以有较好的电源抑制比，主要是因为在误差 放大器的 设计中，利用一个 MOS 管，将输入电压纹波引入到误差放大器的输出 端，抵消了?涑电压 中的纹波，从而提高了 LDO 稳压器整体的电源抑制比。 4 结 论 从具体的技术指标出发，设计了一款适用于便携式电子产品的 LDO 稳压器芯 片。设计190 的过程中，考虑到现代电子产品功能增多和负载电流要求变大的实际 情况，将 LDO 稳压器 芯片的负载电流提高到 300mA，同时还保证瞬态响应和压 降等指标的优化。由于要尽量提 高转换效率，选用 P 型 MOS 管做为功率管。缓 冲器 Buffer 有效地提高了瞬态响应速度。在 误差放大器的设计中，折叠电流源负 载使输入电压降低到 2VGS，从而降低了功耗;在输出 端引入输如电压纹波提高电 源抑制比 PSRR。在仿真与测试环节，利用有源负载，可以更大195 范围的模拟负 载电流的变化。 所设计的 LDO 稳压器芯片工作电压范围在 3.2V5.5V，输出电压 为 3V，最小输入电压 为 2V，线性调整率为 0.2，负载调整率为 3，电源抑制比 PSRR(10KHz 时)为-17dB， 瞬态响应时间小于 50μs，可以满足便携式电子设备 的要求。 -9-200 参考文献 References 1 丁行波. 当今电源管理技术呈现四大发展 趋势J. 电子工程师专辑，2003，15(3):25. 2 Gabriel Alfonso Rincon-Mora Phlillip E.Allen. Study and Design of Low Drop-out RegulatorsJ. IEEE Solid-State Circuits 2002 374: 526-530. 3 Ka Nang Leung Phillip K T MoK. A Capacitor-free CMOS Low-Dropout Regulator With205 Damping-Factor-Control Frequency CompensationJ. IEEE Solid State Circuits 2003 10: 1691-1702. 4 Rincon G A Allen P E. Study and Design of Low Dropout RegulatorsJ. IEEE Transactions on Circuits and Systems 2003 278: 567-572. 5 Chava C K Silva-Matinez J. A frequency compensation scheme for LDO voltage regulatorsJ. IEEE Transactions on Circuits and systems 2004 51: 1041-1050210 6 Razavi B. Design of Analog CMOS Integrated CircuitsM. Xian: Xian Jiaotong University Press 2003. 7 Wong J. A Low-Noise Low Drop-out Regulator for Portable EquipmentJ. Power Conversion and Intelligent Motion 1990 5: 38-43. - 10 -