计算机组成原理1

一、填空题1字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCLL）码。2按IEEE754，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。3双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。4虚拟存储器分为页式、（段）式、（段页）式三种。5安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（地址码）字段，它们用于指定（寄存器）2个源操作数和1个目标操作数的地址。6CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（CPU周期）来示。7安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（推断寄存器）和8个（分支寄存器）。8衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。9DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者适用于高速设备，后者适用于慢速设备。1064位处理机的两种典型体系结构是（英特尔64体系结构）和（安腾体系结构）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。1在计算机术语中，将ALU控制器和（内）存储器合在一起称为（主机）。2数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。3广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指标的三个术语是存取时间、（存储器带宽）和（存储周期）。5形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。6CPU从（内存）取出一条指令并执行这条指令的时间和称为（指令周期）。7RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问存储器，其余指令的操作均在寄存器之间进行。8微型机的标准总线，从带宽132MB/S的32位（字长）总线发展到64位的（指令）总线。9IA-32表示（Inter）公司的（32）位处理机体系结构。10安腾体系机构采用显示并行指令计算技术，在指令中了（属性）字段，用以指明哪些指令可以（并行）执行。1定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（-2，2-1）。2IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（[（1+（1-2）]*2）。3浮点加、减法运算的步骤是（0操作数检查）、（比较阶码大小并完成对阶）、（尾数进行加或减操作）、（结果规格化）、（舍入处理）。4某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。5一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（14）位，组地址应为（5）位，Cache地址共（7）位。6CPU从主存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。7某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（n（n*x+y））次中断请求。8在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言，在公共通路上传送的信息包括（数据信息）、（地址信息）、（控制）。9在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（存储区域）保护。10安腾体系结构采用推测技术，利用（控制）推测方法和（数据）推测方法提高指令执行的并行度。1IEEE6754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位。则它所能表示的最大规格化正数为（2的10次方*（2-2的-52次方））。2直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（输入编码）、（汉字内码）和（字模码）三种不同用途的编码。3数的真值变成机器码时有四种表示方法，即（原码）表示法，（反码）表示法，（补码）表示法，（移码）表示法。4主存储器的技术指标有（存储容量），（存储时间），（存储周期），（存储器带宽）。5cache和主存构成了（地址映射），全由（硬件）来实现。6根据通道的工作方式，通道分为（选择）通道和（多路）通道两种类型。7SCSI是（并行）I/O标准接口，IEEE1394是（串行）I/O标准接口。8某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz，则总线的带宽是（）。9操作系统是计算机硬件资源管理器，其主要管理功能有（处理机）管理、（存储）管理和（设备）管理。10安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指令合并成一个具有（多个操作码）的超长指令字，控制多个独立的（功能部件）同时工作。1计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。2十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。3一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（纯小数）和（纯整数）两种表示方法。4对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（cache）、（内存）、（外存）。5高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（FPM-DRAM）、（CDRAM）、（SDRAM）。6一个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据传送）、（程序控制）四大类指令。7机器指令对四种类型的数据进行操作。这四种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据、（逻辑）型数据。8CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序寄存器），保存算术逻辑运算结果的寄存器是（通用寄存器）和（状态寄存器）。9虚存系统中，通常采用页表保护、段表保护和键保护以实现（存储区域）保护。10安腾体系结构采用分支推断技术，将传统的（ifthenelse）分支结构转变为无分支的（顺序/并行）代码，避免了错误预测分支而付出的代价。1IEEE754标准，一个浮点数由（符号位S）、阶码E、尾数M三个域组成。其中阶码E的值等于指数的（真值e）加上一个固定（偏移值）。2相联存储器不按地址而是按（内容）访问的存储器，在cache中用来存放（行地址表），在虚拟存储器中用来存放（分段表、页表和快表）。3双端口存储器和多模块交叉存储器属于（并行）存储器结构，前者采用（空间并行）技术，后者采用（时间并行）技术。4根据地址格式不同，虚拟存储器分为（页式虚拟存储器）、（段式虚拟存储器）、（段页式虚拟存储器）。5CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它通常用若干（CPU）来表示，而后者有包含有若干个（时钟周期）。6内部总线是指（CPU）内部连接各逻辑部件的一组（互联机构）。它用（）或（）来实现。7存储器的读出时间通常称为（存取时间），它定义为（从存储接受读出请求到所要的信息出现在他的输出端的时间），为便于读出写控制，存储器设计时写入时间和读出时间相等，但事实上写入时间（小于）读出时间。8形成操作数地址的方式，称为（寻址）方式，操作数可放在（）寄存器、（）寄存器、内存和指令中。9RISC机器一定是（流水）CPU，奔腾CPU是（流水）CPU，但奔腾机是（CISC）机器10为了解决多个（主设备）同时竞争总线（控制权），必须具有（总线仲裁）部件。1双端口存储器和多模块交叉存储器属于（并行）存储器结构，前者采用（空间并行）技术，后者采用（时间并行）技术。2移码表示法主要用于表示（浮点）数的阶码，以便于比较两个（机器数）的大小和（）操作。3堆栈是一种特殊的数据寻址方式，它采用（先进后出）原理。按结构不同，分为（寄存器）堆栈和（存储器）堆栈。4总线仲裁部件通过采用（优先级）策略和（公平）策略，选择一个主设备作为总线的下一次主控方，接管（总线控制）权5并行处理技术已经成为计算机发展的主流，它可以贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：（时间）并行、（空间）并行、（时间和空间）并行。6直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的（）编码。7多媒体CPU是带（MMX）技术的处理器。它是一种（），（）技术，特别适用于（）处理。8衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高（传输速率）速率。PCI总线的总线带宽可达（132MB/S）。9光盘是多媒体计算机不可缺少的外存设备。按读写性质分，光盘有（CD-ROM），（CD-RW），（WORM）型三类光盘。10DMA技术的出现，使得（外围设备）可以通过（DMA）直接访问（内存），同时，CPU可以继续执行程序。1运算器和控制器合在一起称为（中央处理器），而将（中央处理器）和存储器合在一起称为（中央处理机）。2数的真值变成机器码可采用原码、（反码）和（补码）表示法，移码表示法便于表示浮点数的（阶码）。3广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器，而（FLASH）存储器同时具有RAM和ROM的特点。4形成指令地址的方式称为（寻址）方式，它分为（顺序）寻址和（跳跃）寻址。5微型机的标准总线从16位的ISA总线发展到32位的（PCI）总线和（CPU）总线，又进一步发展到64位的（）总线。6安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器和1个指令指针寄存器（即程序计数器）外、还有64个（推断寄存器）和8个（分支寄存器）。7DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者适用于高速设备，后者适用于慢速设备。864位处理机的两种典型体系结构是（英特尔64）和（安腾）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。9CPU从（存储器）中取出一条指令并执行这条指令的时间和称为（指令周期）。10RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问存储器，其余指令的操作均在寄存器之间进行。1多路型DMA控制器不仅在（物理）上而且在（逻辑）上可以连接多个设备，适合于连接（多个慢速）设备。2多个用户共享主存时，系统应提供（）。通常采用的方法是（）和（），并用硬件来实现。3当今的CPU芯片除了包括定点运算器、操作控制器外，还包括（）运算器、（）和（）管理部件4流水CPU中的主要问题是（资源）相关、（数据）相关和（控制）相关。为此，需要采用相应的技术对策才能保证流水畅通而不断流。5对存储器的要求是容量大、速度快、成本低，为了解决这三个方面的矛盾，计算机采用了多级存储体系结构，即（高速缓冲）、（主存）和（外存储器）。6一个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据传送）、（程序控制）四大类指令。7机器指令对四种类型的数据进行操作，这四种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据和（逻辑）型数据。8CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序计数器），保存算术逻辑运算结果的寄存器是（数据地址）和（通用）寄存器。9运算器和控制器合在一起称为（中央处理器），而将（中央处理器）和存储器合在一起称为（中央处理机）。10广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器，而（FLASH）存储器同时具有RAM和ROM的特点。一、选择题1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。冯·诺依曼2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。A-(231-1)3以下有关运算器的描述，（C）是正确的。C算术运算与逻辑运算4EEPROM是指（D）。电擦除可编程只读存储器5常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。主存-辅存6RISC访内指令中，操作数的物理位置一般安排在（D）两个通用寄存器7当前的CPU由（B）组成。控制器、运算器、cache8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A）具备同等水平9在集中式总线仲裁中，（A）方式响应时间最快。独立请求10CPU中跟踪指令后继地址的寄存器是（C）。程序计数器11从信息流的传输速度来看，（A）系统工作效率最低.单总线12单级中断系统中，CPU一旦响应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。中断屏蔽13安腾处理机的典型指令格式为（C）位。41位14下列各项中，不属于安腾体系结构基本特征的是（D）。超线程15下面操作中应该由特权指令完成的是（B）。从用户模式切换到管理员模式16冯·诺依曼机工作的基本方式的特点是（B）。按地址访问并顺序执行指令17在机器数（B）中，零的表示形式是唯一的。补码18在定点二进制运算器中，减法运算一般通过（D）来实现。补码运算的二进制加法器19某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（D）。0—6420主存贮器和CPU之间增加cache的目的是（A）。解决CPU和主存之间的速度匹配问题21单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C）。隐含寻址方式22同步控制是（C）。由统一时序信号控制的方式23描述PCI总线中基本概念不正确的句子是（CD）。PCI设备一定是主设备系统中只允许有一条PCI总线24CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（B）。1MB25为了便于实现多级中断，保存现场信息最有效的办法是采用（B）。堆栈26特权指令是由（C）执行的机器指令。操作系统核心程序27虚拟存储技术主要解决存储器的（B）问题。扩大存储容量28引入多道程序的目的在于（A）。充分利用CPU，减少等待CPU时间2964位双核安腾处理机采用了（B）技术。时间并行30在安腾处理机中，控制推测技术主要用于解决（B）问题。与取数指令有关的控制相关31下列数中最小的数是（C）。（101001）32某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（D）。19，833在下面描述的汇编语言基本概念中，不正确的表述是（D）。汇编语言编写的程序执行速度比高级语言慢34交叉存储器实质上是一种多模块存储器，它用（A）方式执行多个独立的读写操作。流水35寄存器间接寻址方式中，操作数在（B）。主存单元36机器指令与微指令之间的关系是（A）。用若干条微指令实现一条机器指令37描述多媒体CPU基本概念中，不正确的是（CD）。MMX指令集是一种多指令流多数据流的并行处理指令多媒体CPU是以超标量结构为基础的CISC机器38在集中式总线仲裁中，（A）方式对电路故障最敏感。菊花链39流水线中造成控制相关的原因是执行（A）指令而引起。条件转移40PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（B）。采用分布式仲裁策略41下面陈述中，不属于外围设备三个基本组成部分的是（D）。计数器42中断处理过程中，（B）项是由硬件完成。开中断43IEEE1394是一种高速串行I/O标准接口。以下选项中，（D）项不属于IEEE1394的协议集。串行总线管理44下面陈述中，（c）项属于存储管理部件MMU的职能。分页技术4564位的安腾处理机设置了四类执行单元。下面陈述中，（D）项不属于安腾的执行单元。定点执行单元46运算器的核心功能部件是（B）。ALU47某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A）。1M48某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（D）。3249双端口存储器所以能进行高速读/写操作，是因为采用（D）。两套相互独立的读写电路50单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（C）。隐含寻址方式51为确定下一条微指令的地址，通常采用断定方式，其基本思想是（C）。通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址52微程序控制器中，机器指令与微指令的关系是（B）。每一条机器指令由一段用微指令编成的微程序来解释执行53CPU中跟踪指令后继地址的寄存器是（B）。程序计数器54某寄存器中的数值为指令码，只有CPU的（A）才能识别它。指令译码器55为实现多级中断，保存现场信息最有效的方法是采用（B）。堆栈56采用DMA方式传送数据时，每传送一个数据，就要占用一个（C）的时间。存储周期57将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（D）前者不具有热插拔能力58下面陈述中，不属于虚存机制要解决的问题项是（D）。扩大物理主存的存储容量和字长59进程从运行状态转入就绪状态的可能原因是（D）。时间片已用完60安腾处理机的一组指令中，可以并行执行的指令是（B）。addr6=r8,r961某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（A）。+(263-1)62请从下面浮点运算器中的描述中选出两个描述正确的句子（C）。阶码部件只进行阶码相加，相减和比较操作。63存储单元是指（B）。存放1个机器字的所有存储元集合64某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（D）。0—25665用于对某个寄存器中操作数的寻址方式为（C）。寄存器直接66程序控制类的指令功能是（D）。改变程序执行的顺序67指令周期是指（C）。CPU从主存取出一条指令加上执行一条指令的时间68描述当代流行总线结构中基本概念不正确的句子是（AC）。当代流行的总线不是标准总线系统中允许有一个这样的CPU模块69CRT的颜色为256色，则刷新存储器每个单元的字长是（C）。8位70发生中断请求的条件是（A）。一条指令执行结束71中断向量地址是（C）。中断服务程序入口地址指示器72IEEE1394所以能实现数据传送的实时性，是因为（C）。除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式73直接映射cache的主要优点是实现简单。这种方式的主要缺点是（B）。如果使用中的2个或多个块映射到cache同一行，命中率则下降74虚拟存储器中段页式存储管理的特性为（D）。空间浪费小，存储共享容易，存储保护容易，能动态连接75安腾处理机的指令格式中，操作数寻址采用（C）。R-S-S简答题1.说明计算机系统的层次结构。答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。2.请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。3.请说明程序查询方式与中断方式各自的特点。答：程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。4.简述CPU的主要功能。答：CPU主要有以下四方面的功能：1)指令控制：程序的顺序控制，称为指令控制。2)操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。3)时间控制：对各种操作实施时间上的控制，称为时间控制。4)数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。5．集中式仲裁有几种方式？答：三种方式：链式查询方式，计数器定时查询方式，独立请求方式。6．中断系统的功能有哪些？答：(1)实现主机和外设的并行工作；(2)处理故障；(3)实现多道程序和分时操作；(4)实时控制；(5)实现人机联系；(6)实现多机通信。7．什么是RISC？RISC指令系统的特点是什么？答：RISC是精简指令系统计算机，它有以下特点：（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。（2）指令长度固定，指令格式种类少，寻址方式种类少。（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4）大部分指令在一个机器周期内完成。（5）CPU中通用寄存器数量相当多。（6）以硬布线控制为主，不用或少用微指令码控制。（7）一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。8.举出CPU中6个主要寄存器的名称及功能。答：CPU有以下寄存器：1）指令寄存器（IR）：用来保存当前正在执行的一条指令。2）程序计数器（PC）：用来确定下一条指令的地址。3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。4）缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。<2>补偿CPU和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。9.何谓CRT的显示分辨率、灰度级？答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。10.CPU响应中断应具备哪些条件？答：(1)在CPU内部设置的中断屏蔽触发器必须是开放的。(2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。11.主存储器的性能指标有哪些？含义是什么？答：主存储器的性能指标主要是存储容量、存取时间、存储周期、存储器带宽。存储容量：一个存储器中可以容纳的存储单元总数。存取时间：又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期：是指连续启动两次独立的存储操作（如连续两次读操作）所需间隔的最小时间。存储器带宽：在单位时间中主存传输数据的速率。12.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。13．什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。14．简要描述外设进行DMA操作的过程及DMA方式的主要优点。答：(1)外设发出DMA请求；（2）CPU响应请求，DMA控制器从CPU接管总线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPUDMA操作结束。主要优点是数据数据速度快15．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。16.什么是闪速存储器？它有哪些特点？答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。17.什么是CISC？CISC指令系统的特点是什么？答：CISC是复杂指令系统计算机的英文缩写。其特点是：（1）指令系统复杂庞大，指令数目一般多达2、3百条。（2）寻址方式多（3）指令格式多（4）指令字长不固定（5）可访存指令不加限制（6）各种指令使用频率相差很大（7）各种指令执行时间相差很大（8）大多数采用微程序控制器18．一个较完善的指令系统应包括哪几类？答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。19．比较水平微指令与垂直微指令的优缺点。答：（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握20.简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。答：它们的作用是：中断屏蔽触发器（IM）：CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可受理外界中断请求。中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号。IR标志为“1”时表示设备发出了中断请求。允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。EI为“1”时，某设备可以向CPU发出中断请求。准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志为“1”。工作触发器：（BS）：设备“忙”的标志，表示设备正在工作。21.总线的一次信息传送过程大致分为那几个阶段？答：分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。22.什么是刷新存储器？其存储容量与什么因素有关？答：为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大。23.外围设备的I/O控制方式分哪几类？各具什么特点？答：外围设备的I/O控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。24.提高存储器速度可采用哪些措施，请说出至少五种措施。答：措施有：①采用高速器件，②采用cache（高速缓冲存储器），③采用多体交叉存储器，④采用双端口存储器，⑤加长存储器的字长。25.DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？答：DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。常用的刷新方式由三种：集中式、分散式、异步式。26.比较选择型DMA控制器与多路型DMA控制器？答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型DMA控制器却适合于同时为多个慢速外设服务。选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。27.什么叫指令？什么叫微指令？二者有什么关系？答：指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。28.集中式总线仲裁有哪几种方式？哪种方式速度最快？答：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。最后一种方式速度最快。29.什么是并行处理？答：广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。30.中断处理过程包括哪些操作步骤？答：中断处理过程如下：(1)设备提出中断请求(2)当一条指令执行结束时CPU响应中断(3)CPU设置“中断屏蔽”标志，不再响应其它中断请求(4)保存程序断点（PC）(5)硬件识别中断源（转移到中断服务子程序入口地址）(6)用软件方法保存CPU现场(7)为设备服务(8)恢复CPU现场(9)“中断屏蔽”标志复位，以便接收其它设备中断请求(10)返回主程序应用题1.机器数字长为8位（含1位符号位），当X=-127（十进制）时，其对应的二进制表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？解：二进制表示为-01111111[X]原=11111111[X]反=10000000[X]补=10000001[X]移=000000012.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。答：存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。3.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。答：操作码需用6位，操作数地址码需用10位。格式如下6101010OPD1D2D3OP:操作码6位D1：第一操作数地址，10位D2：第二操作数地址，10位D3：第三操作数地址，10位4.举例说明存储器堆栈的原理及入栈、出栈的过程。答：所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。入栈操作可描述为（A）→MSP,(SP-1)→SP出栈操作可描述为（SP+1）→SP,(MSP)→A5.若显示工作方式采用分辨率为1024×768，颜色深度为3B,桢频为72Hz,计算刷新存储器带宽应是多少？解：刷存所需带宽=分辨率×每个像素点颜色深度×刷新速率，故刷存带宽为：1024×768×3B×72/s=165888KB/s=162MB/s.6．某双面磁盘每面有220道，内层磁道周长70cm，位密度400位/cm，转速3000转/分，问：(1)磁盘存储容量是多少？(2)数据传输率是多少？解：（1）每道信息量=400位/cm×70cm=28000位=3500B每面信息量=3500B×220=770000B磁盘总容量=770000B×2=1540000B（2）磁盘数据传输率（磁盘带宽）Dr=r×NN为每条磁道容量N=3500Br为磁盘转速r=3000转/60s=50转/s所以Dr=50/s×3500B=175000B/s7.有一个1024K×32位的存储器，由128K×8位的DRAM构成。问：（1）总共需要多少DRAM芯片（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？解：（1）DRAM芯片容量为128K×8位=128KB存储器容量为1024K×32位=1024K×4B=4096KB所需芯片数4096KB÷128KB=32片（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms内进行512个周期的刷新。按此周期数，512×4096=128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs8.某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为66MHz，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×66×106/s=264MB/s9.CD－ROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式2情况下光盘存储容量是多少？解：扇区总数=60×60×75=270000模式2存放声音、图像等多媒体数据，其存储容量为270000×2336/1024/1024=601MB10.格式如下所示，其中OP为操作码，试分析指令格式特点。16129540OP源寄存器目标寄存器答：（1）OP字段指定32种操作（2）单字长二地址指令,操作数在通用寄存器中(32个)或主存中（3）每个操作数可以指定8种寻址方式（4）操作数可以是RR型、RS型、SS型11.要求用128K×16位的SRAM芯片设计512K×16位的存储器，SRAM芯片有两个控制端：当CS有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K×16位的EPROM芯片组成128K×16位的只读存储器。试问：。<1>数据寄存器多少位？<2>地址寄存器多少位？<3>共需多少片EPROM?<4>画出此存储器组成框图。解：（1）数据寄存器为16位。（2）因为220=1024K>640K，所以地址寄存器20位。（3）所需EPROM芯片数为（128K×2B）/（64K×2B）=2（片）（4）设存储器地址空间分配如下：EPROMSRAM128K512K存储器组成框图如下：12.刷新存储器的重要性能指标是它的带宽，若显示工作方式采用分辨率为1024╳1024，颜色深度为24位，帧频（刷新速率）为72Hz，求刷新存储器的容量是多少？解：因为刷存容量=分辨率×颜色深度所以1024×1024×3B=3072KB=3MB13．用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。答：所需芯片总数（64K×32）÷（16K×16）=8片因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码