卷积码编码及译码实验

重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 实验十七 卷积码编码及译码实验 一、实验目的 通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比 译码的原理、过程、特性及其实现方法。 二、实验内容 1、观察 NRZ 基带信号及其卷积编码信号。 2、观察帧同步信号的生成及巴克码的特性。 3、观察卷积编码信号打孔及码速率匹配方法。 4、观察接收端帧同步过程及帧同步信号。 5、观察译码结果并深入理解维特比译码的过程。 6、观察随机差错及突发差错对卷积译码的影响。 三、基本原理 1、卷积码编码 卷积码是一种纠错编码，它将输入的 k 个信息比特编成 n 个比特输出，特别适合以串行 形式进行传输，时延小。卷积码编码器的形式如图 17-1 所示，它包括：一个由 N 段组成的 输入移位寄存器，每段有 k 段，共 Nk 个寄存器；一组 n 个模 2 和相加器；一个由 n 级组成 的输出移位寄存器,对应于每段 k 个比特的输入序列,输出 n 个比特。 1 2 … k 1 2 … k … 1 2 … k 1 2 … n 卷积码输出序列 信息比特 一次移入k个 Nk级移位寄存器 … 图 17-1 卷积编码器的一般形式 由图 17-1 可以看到，n 个输出比特不仅与当前的 k 个输入信息有关,还与前（N-1）k 个 信息有关。通常将 N 称为约束长度（有的书中也把约束长度定为 nN 或 N-1）。常把卷积码 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 记为：（n、k、N），当 k=1 时，N-1 就是寄存器的个数。编码效率定义为： /cR k n= (17-1) 卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表 达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和 状态图（最的图形表达形式）三种。一般情况下，解析表示法比较适合于描述编码过程，而 图形法比较适合于描述译码。 （1）图解表示法 下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。（2，1，3） 卷积码的约束长度为 3，编码速率为 1/2，编码器的结构如图 17-2 所示。 1jm − 2jm − jm 移位寄存器状态 1, jp 2, jp 输入序列 图 17-2 （2,1,3）卷积编码器 如图 17-2 所示,卷积码的输出信息 p1, j，p2, j 不仅与本地输入信息 jm 有关，还与已存入到 寄存器的 1jm − 、 2jm − 有关，关系式为： 1, 1 2 2, 2 j i j j j j j p m m m p m m − − − = ⊕ ⊕ ⎫⎪⎬= ⊕ ⎪⎭ (17-2) 假定移位寄存器的初始状态 mj-1、mj-2 为 00，则当第一个输入比特 mj 为 0 时，由式（17-2） 可知，输出的比特为 00；当第一个输入比特 mj 为 1 时，输出的比特为 11。随着后面比特的 相继输入，寄存器中的比特相继右移，此时输出比特按照式（17-2）可以依次算得。随着信 息序列的不断输入，卷积编码器可能产生的各种序列可以用如图 17-3 所示的树状图表示。 树状图中，每条树杈上所标注的码元为输出比特，每个节点上标注对 a、b、c、d 分别为移 位寄存器的状态，a 表示 mj-2mj-1＝00，b 表示 mj-2mj-1＝01，c 表示 mj-2mj-1＝10，d 表示 mj-2mj-1 ＝11，一般情况下，共有 2N-1 种状态。每条树叉上所标注的码元为输出比特 p1, j p2, j，每条树 叉的上支路对应输入比特 0，下支路对应输入比特 1。树状图从 a 点开始画，此时移位寄存 器状态为 00。当第一个输入比特 mj 为 0 时，输出比特特 p1, j p2, j 为 00；mj为 1 时，输出比特 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 p1, j p2,为 11。所以从最左边的 a 点出发有两条支路可认选择，mj 为 0 时取上支路，mj 为 1 时 取下支路。依次类推可以得到如图 17-3 所示的树状图。 0 1 00 11 00 11 10 01 00 11 10 01 11 00 01 10 00 11 10 01 00 11 10 01 00 11 10 01 11 00 01 10 起点 a b c d a b c d a b c d a b c d a b d c a b a a b d c a b d c 图 17-3 （2,1,3）卷积码的树状图 对于第 j 个输入比特有 2 j 条支路，但当 3j N= ≥ 时，移位寄存器（树状图的节点）开 始重复出现四个状态。 把图 17-3 中相同状态的节点合并在一起，可以得到卷积码的另外一种表示形式：网格 图。在网格图中，输入比特 mj 为 0（对应码树中的上支路）时用实线表示，输入比特 mj为 1（对应码树中的下支路）时用虚线表示，各支路上标注的码元为输出比 p1, j p2, j，比自上面 下的四行节点分别表示 a b c d 四种状态。（2，1，3）卷积码的网格图如图 17-4 所示。 由图 17-4 可知，从左至右第 N 节开始，网格图开始重复而完全相同。取出图 17-4 中从 第 N 节起的一节网格，便可得到图 17-5 所示的状态图。状态图中的约定与前面的网络图和 树状图相同，实线表示输入比特 mj 为 0，虚线表示输入比特 mj 为 1。 00 00 00 00 00 00 11 10 10 10 10 10 00000000 01 01 01 01 01 01 01 01 01 10 10 10 10 状态a 00 状态b 01 状态c 10 11 11 11 11 11 11 11 11 11 状态d 11 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 图 17-4 （2,1,3）卷积码的网格图 状态b 01 状态a 00 状态c 10 状态d 11 00 11 11 00 10 01 01 10 00 01 10 11 00 11 状态b 状态c 状态a 状态d 00 10 01 1 1 01 10 图 17-5 （2,1,3）卷积码的状态图 （2）解析法 这里我们主要介绍码多项式法。我们可以用多项式来表示输入序列、输出序列、编码器 中移位寄存器与模 2 和的连接关系。 为了简化，仍以上述（2，1，3）卷积码为例，例如输入序列 1011100…可表示为 ( ) 2 3 41M x x x x= + + + +L (17-3) 在一般情况下，输入序列可表示为 ( ) 2 31 2 3 4M x m m x m x m x= + + + +L (17-4) 这里 m1，m2，m3，m4…为二进制表示（1 或 0）的输入序列。x 称为移位算子或延迟算子， 它标志着位置状况。 我们可以用多项式表示移位寄存器各级与模 2 加的连接关系。若某级寄存器与模 2 加相 连接，则相应多项式项的系数为 1；反之，无连接线时的相应多项式项系数为 0，以图 17-2 编码器为例，相应的生成多项式为 ( ) ( ) 2 1 2 2 1 1 g x x x g x x = + +⎧⎪⎨ = +⎪⎩ (17-5) 利用生成多项式与输入序列多项式相乘，可以产生输出序列多项式，即得到输出序列。 ( ) ( ) ( ) ( )( )2 3 4 21 1 2 3 4 3 4 5 2 4 5 6 4 6 1 1 1 1 P x M x g x x x x x x x x x x x x x x x x x x x x = = + + + + + = + + + + + + + + + + + = + + + (17-6) ( ) ( ) ( ) ( )( ) 2 2 3 4 21 1 P x M x g x x x x x = = + + + + (17-7) 对应的码组为 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 ( ) ( ) ( ) ( ) ( ) ( ) 4 6 1 1 3 5 6 2 2 1 2 1 1100101 1 1001011 , 11,10,00,01,10,01,11 P x x x x p P x x x x p P p p = + + + ↔ = = + + + ↔ = = = (17-8) 2、卷积码译码 卷积码的译码方法有两类：一类是大数逻辑译码,又称门限译码；另一类是概率译码， 概率译码又能分为维特比译码和序列译码两种。门限译码方法是以分组理论为基础的，其译 码设备简单，速度快，但其误码性能要比概率译码法差。这里我们主要介绍维特比译码。 维特比（Viterbi）译码和序列译码都属于概率译码。当卷积码的约束长度不太大时，与 序列译码相比，维特比译码器比较简单，计算速度更快。维特比译码算法，以后简称 VB 算 法。 采用概率译码的一种基本想法是：把已接收序列与所有可能的发送序列做比较，选择其 中码距最小的一个序列做为发送序列。如果发送 L 组信息比特对于 ( , )n k 卷积码来说，可能 发送的序列有 2kL 个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个 序列。当传信率和信息组数 L 较大时，使得译码器难以实现。VB 算法则对上述概率译码（又 称最大似然解码）做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次 比较所有可能的 2kL 条路径（序列），而是接收一段，计算和比较一段，选择一段有最大似然 可能的码段，从而达到整个码序列是一个有最大似然值的序列。 下面将用图 17-2 的（2，1，3）卷积码编码器所编出的码为例，来说明维特比解码的方 法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图 17-5 所示。维特比译 码需要利用图来说明译码过程。根据前面的画网格的例子，读者可检验和画个该码网格图如 图 17-4 所示。该图设输入信息数目 L=5，所以画有 L+N=8 个时间单位（节点）。这里设编 码器从 a 状态开始运作。该网格图的每一条路径都对应着不同的输入信息序列。由于所有的 可能输入信息序列共有 2kL 个，因而网格图中所有可能路径也有 2kL 条。这里节点 a=00,b=01,c=10,d=11。 设输入编码器的信息序列为(1 1 0 1 1 0 0 0 ),则由编码器输出的序列 Y=(1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 ),编码器的状态转移路线为 abcdbdca。若收到的序列 R=（0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 ），对照网格图来说明维特比译码的方法。 由于该卷积码的约束长度为 6 位，因此先选择接收序列的前 6 位序列 1R =（0 1 0 1 0 1） 同到达第 3 时刻可能的 8 个码序列（即 8 条路径）进行比较，并计算出码距。该例中到达第 3 时刻 a点的路径序列是（0 0 0 0 0 0）和（1 1 1 0 1 1 ），它们与 1R 的距离分别是 3 和 4；到 达第 3 时刻b 点的路径序列是（0 0 0 0 1 1）和（1 1 1 0 0 0），它们与 1R 的距离分别是 3 和 4， 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 到达第 3 时刻 c 点的路径序列是（0 0 1 1 1 0）和（1 1 0 1 1 0），与 1R 的距离分别是 4 和 1； 到达第 3 时刻 d 点的路径序列是（0 0 1 1 0 1）和（1 1 0 1 1 0），与 1R 的距离分别是 2 和 3。 上述每个节点都保留码距较小的路径为幸存路径，所以幸存路径码序列是（0 0 0 0 0 0）、（0 0 0 0 1 1）、（1 1 0 1 0 1）和（0 0 1 1 0 1），如图 17-6（a）所示。用与上面类同的方法可以得 到第 4、5、6、7 时刻的幸存路径。需指出对于某一个节点而言比较两条路径与接收序列的 累计码距时，若发生两个码距值相等，则可以任选一路径作为幸存路径，此时不会影响最终 的译码结果。图 17-6（b）给出了第 5 时刻的幸存路径，读者可自行验证。在码的终了时刻 a 状态，得到一根幸存路径，如图 17-6（c）所示。由此看到译码器输出是 'R =（1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0），即可变换成序列（1 1 0 1 1 0 0 0），恢复了发端原始信息。比较 'R 和 R 序 列，可以看到在译码过程中己纠正了在码序列第 1 和第 7 位上的差错。当然，差错出现太频 繁，以至超出卷积码的纠错能力，则会发生误纠，这是不希望的。 00 00 00 11 11 11 01 01 01 (a) 00 11 01 00 01 10 01 01 00 01 11 11 11 01 11 01 00 01 01 11 00 (b) (c) a b c d a b c d a b c d 图 17-6 维特比译码图解 （a）第 3 时刻幸存路径；（b）第 5 时刻幸存路径；（b）第 8 时刻幸存路径 从译码过程看到，维特比算法所需要的存储量是 2N ，在上例中仅为 8。这对于约束长 度 N<10 的译码是很有吸引力的。 四、实验原理 1、实验模块简介 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 本实验需用到基带成形模块、信道编码及交织模块（以下简称编码模块）及信道译码及 解交织模块（以下简称译码模块）。 （1）基带成形模块： 本模块主要功能：产生 PN31 伪随机序列作为信源；将基带信号进行串并转换；按调制 要求进行基带成形，形成两路正交基带信号。本实验只用该模块输出的位同步信号作为 编码模块的基带信号驱动源。 （2）信道编码及交织模块： 本模块主要功能：产生 PN31 伪随机序列作为信源，并进行（2，1，4）卷积编码，然 后可选择有无块交织，再加上帧同步信号组成成帧数据后输出，输出的码可以选择有无 差错、随机差错或突发差错。 （3）信道译码及解交织模块： 本模块主要功能：完成帧同步捕获，同步后取出信息元进行（2，1，4）维特比卷积译 码及解交织。 2、实验框图 基带成 形模块 2分频 PN31发生器 卷积编码 打孔 帧映射差错设置编码输出 帧同步 捕获 取出编 码数据 打孔 补位 卷积 译码 译码 输出 BS BS IN PN 31 FS OUTERROR编码 OUT BS IN BS OUT 译码 OUT 编码 IN 延时 延时 模2加 ERROR 原码 OUT 原码 IN 原码 OUT BS OUT FS OUT 3、编码输出帧格式 基带成型 信道编码及交织 信道译码及解交织 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 A：帧同步头，为 11 位巴克码：11100010010。 B：经卷积编码、打孔后的信息数据，共 484 位。 C：帧数据补足位，共 1 位，固定为 0。 4、卷积编码生成多项式 本实验采用（2，1，4）卷积编码，生成多项式为：· G0=x3+x2+1 G1=x3+x2+x+1 5、实验原理 编码时，输入 16K 时钟信号，经 2 分频后驱动 PN31 伪随机码发生器，输出 8K 速 率、一个周期 31 位的 PN 码。PN31 码每 8 个周期（248bits）组成一组，加上 4 个全 0 尾比特，形成 252 位一组的数据，经卷积编码后输出 504 位，然后打孔，每 25 位打掉 一位，即每 25 位去掉一位，共去掉 20 位，变为 484 位（打孔的目的是使数据输出满足 速率要求），然后放入数据帧中，形成 496 位一组的数据包，用 16K 速率输出。数据包 可按实验要求设置随机误码或突发误码。 译码时，首先用滑动相关法捕获帧同步信号，获得帧同步后，取出 484 位的信息数 据，根据打孔算法补上被打掉的数据位，由于被打掉的数据位已无法知道是 0 还是 1， 在本实验中全部补为 0。经补位后，数据还原为 504 位一组，送入卷积译码器进行维特 比译码，译码完成后输出 252 位数据，去掉 4 位尾比特，将 248bits 数据用 8K 速率输 出，完成译码。 五、实验步骤 1、 在实验箱上正确安装基带成形模块（以下简称基带模块）、信道编码及交织模块（以 下简称编码模块）及信道译码及交织模块（以下简称译码模块）。 2、 卷积码编码实验。 a﹑用台阶插座线完成如下连接： 源端口 目的端口 连线说明 基带模块：BS 编码模块：BS IN 提供时钟信号 * 检查连线是否正确，检查无误后打开电源。 A B C 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 b﹑观察 PN31 发生器输出信号 用示波器探头分别接编码模块上“BS IN”和“PN31”端信号，观察“PN31”端信 号应为 8K 伪随机码。 c﹑观察编码输出信号及帧同步信号 用示波器探头分别接编码模块上“编码 OUT”及“FS OUT”测试点，观察编码输 出信号及帧同步信号，写出帧同步信号序列。 d﹑观察随机差错和突发差错情况 示波器探头分别接编码模块上“编码 OUT”及“ERROR”测试点，并将该模块上 拨码开关“差错”位拨向上，其它位向下，观察随机差错情况（为方便观察，实际 上是伪随机差错）。将拨码开关“差错”、“错型”位拨向上，其它位向下，观察突发 差错情况。 e、将编码模块和译码模块上各拨位开关拨向下，关闭实验箱总电源。 3、 进行卷积码译码实验。 a﹑保持上面连线不变，用台阶插座线继续连线： 源端口 目的端口 连线说明 编码模块：BS OUT 译码模块：BS IN 提供时钟信号 编码模块：编码 OUT 译码模块：编码 IN 将已编码信号进行译码 编码模块：原码 OUT 译码模块：原码 IN 方便译码端信号的对比 * 检查连线是否正确，检查无误后打开电源。 b、示波器探头分别接译码模块上“编码 IN”及“FS OUT”测试点，观察编码输出信 号和帧同步信号。 c﹑对比观察原码和译码后信号 示波器探头分别接译码模块上“译码 OUT”及“原码 OUT”测试点，比较译码结 果是否正确，若发现不正确按编码模块复位键或译码模块复位键即可正确。 d﹑将编码模块上拨位开关“差错”位拨向上，其它位拨下，示波器探头分别接译码模 块上“译码 OUT”及“原码 OUT”测试点，对比观察在随机差错情况下的译码 结果。 e﹑将编码模块上拨位开关 “差错”、“错型”位拨向上，其它位拨下，观察在突发差错 情况下的译码结果。 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书 f﹑在比较译码结果是否正确时，可借助译码模块上的“ERROR”测试点的信号确定错 码位的位置。该测试点的信号指示相对于输入的原码而言哪个位发生了错误，若该 点无信号表示没有发现错码。 六、思考题 1、卷积编码后的信号打孔对译码有何影响？ 2、为什么要在编码后的信号前加上帧同步头？ 重庆邮电大学通信技术与网络实验中心 LTE-TX-02E 型通信原理实验指导书