4微处理器2

nullnull一、 时钟周期、指令周期和总线周期时钟周期（Clock Cycle):相邻脉冲前沿的时间间隔指令周期（Instruction Cycle):CPU执行一条指令的时间总线周期（Bus Cycle): CPU从内存或I/O端口存取 一个字节所需的时间3.3 8086/8088外部引脚功能 二、8086/8088的二种工作模式最小工作模式最大工作模式系统中只有8086/8088一个微处理器。 系统中所有总线控制信号全部由8086/8088产生。 系统中包含两个或多个微处理器，8086/8088为主处理器，其它为协处理器。由于系统规模较大，8088/8086通过总线控制器8288来形成各种控制信号。 常用的协处理器有数学协处理器8087和输入输出控制协处理器8089。 两种模式利用MN/MX*引脚区别 MN/MX*接高电平为最小组态模式 MN/MX*接低电平为最大组态模式null三、8086/8088的总线结构按总线在微机结构所处的层次分：按总线在微机中传送的信息类别分：1、地址总线 2、数据总线 3、控制总线null3.3.1 8086/8088引脚信号与功能null8086/8088的引脚信号和功能 （最小模式下）(一)地址和数据信号引脚39、2-16 AD15-AD0地址/数据复用引脚（双向） 分时复用。T1周期，输出地址信号；T2-T3（包括TW）周期，作数据输入输出用，双向。 对于8088，仅9-16脚为复用，A15~A8只作地址信号输出用。（8088只有8根数据总线）38-35 A19/S6-A16/S3地址/状态复用引脚（输出） 分时复用。T1周期，输出A19~A16高四位地址信号； 其余时间用来输出状态信息。nullS6：指示8086/8088当前是否与总线相连，S6=0，示8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；S5=1，表示CPU中断是开放的，允许一切可屏蔽中断源的中断申请。 S4、S3：指出当前使用段寄存器的情况。null8086/8088的引脚信号和功能(二) 读写控制信号引脚 高电平，表示CPU与存储器交换数据；低电平，表示CPU与I/O端口交换数据。8088正好相反。低电平有效。表示将从存储器或I/O端口读入数据。 低电平时，表示CPU向外写数据。22 READY 存储器或I/O设备“准备好”信号输入脚 接收存储器或外设发来的准备好信号，高电平有效。CPU在总线周期的T3状态检查此信号，如有效，则进入T4；否则，插入TW。分时复用。T1状态时，如输出低电平，表示高八位数据有效。 对于8088，不存在高八位数据，因此作为状态信号SS0用。25 ALE 地址锁存允许信号输出脚 在任何一个总线周期T1状态输出有效电平，作为地址锁存信号。 在最小模式时，外接数据总线收发器，该信号有效时，表示CPU将发出或接收一个数据。总线收发器以此为数据允许控制信号。 在外接数据总线收发器时，用此信号控制数据传送方向。高电平，发数据；低电平，收数据。null8086/8088的引脚信号和功能(三) 中断控制信号引脚18 INTR 可屏蔽中断输入引脚 当输入高电平信号，同时CPU的中断允许标志位为1时，在结束当前指令后，响应中断。 如响应外部的可屏蔽中断，则在连续二个总线周期的T2-T3状态输出低电平。 当输入一个正跳变信号，CPU在结束当前指令后，立即响应中断。17 NMI 不可屏蔽中断输入脚null8086/8088的引脚信号和功能(四) DMA控制信号引脚31 HOLD 总线保持请求信号输入脚30 HLDA 总线保持响应信号输出脚 CPU以外的设备如需请求使用总线，通过此端口向CPU提出总线请求，高电平有效。 CPU在接到其它设备的总线请求后，如同意让出总线，则在此脚送出响应信号，表示接受请求。这时，所有与三态门相连CPU引脚全部呈高阻态。null8086/8088的引脚信号和功能(五) 电源及其它引脚19 CLK 时钟输入引脚 （Clock） 21 RESET 复位信号输入脚1、20 GND 接地引脚 向CPU提供参考地电平40 VCC 电源引脚 接＋5V电源系统通过该引脚给CPU提供内部定时信号 8086的工作时钟为5MHz IBM PC/XT机的8086采用了4.77MHz的时钟，其时钟周期约为210ns接+5伏电压，CPU为最小模式；接地线，CPU为最大模式。当出现连续4个T周期的高电平时，CPU立即结束当前工作，将CS置为全1，其余寄存器全部置0。在恢复为低电平后，从内存地址为FFFF0处开始执行程序。和WAIT指令结合使用，在执行WAIT指令后，CPU处于踏步等待状态，当这端变为低电平后，再继续执行下一条指令。null数据收发器 8286 （二片）ALEA19~A16AD15~A0DENHOLDHLDAINTRREADYRESETCLK8284时钟发生器RESETREADY系统地址总线系统数据总线系统控制总线+5V最小工作模式的系统配置8086* 地址锁存器Intel 8282* 地址锁存器Intel 8282具有三态输出的TTL电平锁存器OE 输出允许引脚 STB 电平锁存引脚* 数据收发器Intel 8286* 数据收发器Intel 8286OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通8位双向缓冲器 可以双向导通 输出与输入同相8088最小组态总线形成（Intel 产品手册推荐电路）8088最小组态总线形成（Intel 产品手册推荐电路）null8086/8088的引脚信号和功能（最大模式下）24、25脚 QS0和QS1 指令队列状态信号（输出）26、27、28脚 S0、S1和S2 总线周期状态信号（输出）29脚 LOCK总线封锁信号（输出）30、31脚 RQ/GT1、RQ/GT0 总线请求（输入)/总线允许 （输出）null总线控制器8288 最大工作模式的特殊点：由于最大工作模式是以8086CPU为中心的多处理系统，多个处理器共用总线，因此需增加总线控制器和总线仲裁器完成分时控制 根据CPU送来的S0、S1、S2状态信号，产生各种总线命令8086在最大模式下的系统配置null数据收发器 8286（二片）ALEA19~A16AD15~A0DENINTRREADYRESETCLK8284时钟发生器RESETREADY系统地址总线系统数据总线QS1QS0其它协处理器系统控制总线最大工作模式的系统配置8086null3.4 8086/8088的主要操作功能和时序1、系统的复位和启动2、总线操作和总线周期3、中断操作4、最小工作模式下的总线保持5、最大工作模式下的读/写操作null1、系统的复位和启动 当8086/8088的RESET引脚出现高电平的触发信号 时，系统进入复位和启动流程。 8086/8088要求RESET信号至少保持4个时钟周期。 当8086/8088进入复位状态后，CS寄存器被置成FFFFH，其余所有寄存器均被清零。然后，便从内存的FFFF0H处执行第一条指令，开始重新启动。RESETCLK4Tnull2、总线操作和总线周期nullCLKALEA19~A16AD15~AD0地址状态地址数据低：读I/O端口高：读内存最小模式下的总线读周期nullCLKALEA19~A16AD15~AD0地址状态地址数据低：写I/O端口高：写内存最小模式下的总线写周期第4章：周期介绍第4章：周期介绍第4章：等待状态Tw的插入第4章：等待状态Tw的插入nullnull 5、最大模式下的有关引脚 （1）、QS1、QS2：指令队列状态信号，输出。 QS1 QS2 含义 0 0 无操作 0 1 将指令首字节送入指令队列 1 0 队列为空 1 1 将指令其余字节送指令队列null（2）、S2、S1、S0：总线周期状态信号，三态输出。 S2、S1、S0状态信号的编码 S2 S1 S0 操作过程 产生信号 0 0 0 发中断响应信号 /INTA 0 0 1 读I/O端口 IORC 0 1 0 写I/O端口 IOWC 0 1 1 暂停 无 1 0 0 取指令 /MRDC 1 0 1 读存储器 /MRDC 1 1 0 写存储器 /AMWC 1 1 1 无作用 无null（3）、/RQ//GT1、/RQ//GT2：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。 （4）、/LOCK：总线封锁信号，三态输出，低电平有效。/LOCK=0，CPU不允许其它控制器占用总线。