粒子物理实验中的精密时间间隔测量下载_在线阅读_10

首页 > 粒子物理实验中的精密时间间隔测量

is_068158

暂无简介

粒子物理实验中的精密时间间隔测量第 29 卷第 6 期核技术 Vol. 29, No.6 2006 年 6 月 NUCLEAR TECHNIQUES June 2006 —————————————— 第一作者：安琪，男，1955 年出生，1985 年于中国科学技术大学获理学硕士学位，核电子学，教授，博士生导师收稿日期：2006-03-22 粒子物理实验中的精密时间间隔测量安琪（中国科学技术大学近代物理系快电子...

第 29 卷第 6 期核技术 Vol. 29, No.6 2006 年 6 月 NUCLEAR TECHNIQUES June 2006 —————————————— 第一作者：安琪，男，1955 年出生，1985 年于中国科学技术大学获理学硕士学位，核电子学，教授，博士生导师收稿日期：2006-03-22 粒子物理实验中的精密时间间隔测量安琪（中国科学技术大学近代物理系快电子学实验室合肥 230026）摘要本文是关于粒子物理实验中精密时间间隔测量的电子学方法和技术的一个综述。描述了精密时间间隔测量在粒子物理实验中的作用，以及粒子物理实验对时间间隔测量系统的性能指标需求。讨论了时间间隔测量的基本电子学手段，并着重分析了时间内插技术的分类和实现方法。关键词时间间隔测量，时间-数字变换，时间内插中图分类号 TN0 1 粒子物理实验对精密时间测量的需求人类对两个极限尺度的物质世界—物质结构的 “小宇宙”和星体世界的“大宇宙”—不断认识的历史是人类科学发展史的重要组成部分。20 世纪 50 年代以来，物质结构的研究进入了核子夸克层次，要求轰击粒子的能量越来越高，逐渐从原子核物理领域进入了所谓的高能物理（粒子物理）领域，包括宇宙线物理和使用高能量和高粒子束流强度的加速器（固定靶和对撞机）物理。几十年来，科学家们一直在粒子探测器、电子学方法和数据获取方面做出不懈的努力，以适应更高能量、更复杂的粒子物理实验，如高精度的能量分辨和位置分辨，精密的时间间隔测量，快速、实时的事例触发判选，高速、大规模的数据传输和处理等。精密的时间间隔测量在粒子物理实验中扮演着非常重要的角色，其应用主要集中在两个方面：（1）用于带电粒子鉴别的粒子飞行时间（Time of Flight，简称：TOF）测量；（2）用于粒子径迹测量的电离电子漂移时间测量。飞行时间测量主要是通过测量带电粒子的飞行时间∆t，结合径迹探测器测量同一粒子的动量 p 和飞行径迹长度 l，得到粒子的本征质量 m0，鉴别出带电粒子的种类（主要为 π，K 和 P）[1]。粒子鉴别的准确性主要依赖于相同动量粒子的飞行时间差以及 TOF 测量的时间分辨。相同动量粒子的飞行时间差取决于 TOF 探测器的内半径。当探测器结构确定后，粒子鉴别的能力就主要取决于 TOF 测量的时间分辨能力。TOF 测量的时间分辨能力受多种因素影响，主要有三方面的来源，即 TOF 探测器的时间分辨、加速器束团的不确定性和测量电子学系统的时间分辨。由于前两个影响因素很复杂，通常要求尽量提高测量电子学系统的时间分辨，使其对整个系统的时间分辨影响很小，如正在建造的 BESIII 探测器，要求TOF电子学系统的时间分辨不低于 25ps[2]。粒子漂移时间测量主要用来确定粒子飞行的径迹，进而得到粒子的动量信息。其原理是通过精确测量对撞产生的次级粒子在穿过漂移室时所产生的电离电子到阳极丝（信号丝）的漂移时间，根据电子在漂移场中的漂移速度，可以确定入射粒子径迹和阳极丝之间的距离，从而提供粒子穿过漂移室本体时在（r, φ）平面中的位置信息。粒子飞行径迹的空间分辨能力主要受两个主要因素影响，一是漂移室单丝空间分辨能力，主要来自于电离电子在向阳极丝漂移过程中的扩散效应；二是电子学系统的时间分辨。电子学系统的时间分辨相对较小，在BESIII 的主漂移室

设计

领导形象设计圆作业设计 ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计

中[2]，要求电子学系统的时间分辨为≤500ps，对应的空间分辨为≤20µm，约占总的空间分辨（130µm）的 15%。表 1 和表 2 分别给出了当前一些粒子物理实验中粒子飞行时间测量和电离电子漂移时间测量的相关参数和数据。从表 1 和表 2 可以看出，由于物理目标的不同，各物理实验的规模和要求也不同，但对飞行时间测量的时间分辨要求均远高于漂移时间测量的时间分辨要求。另外，飞行时间测量的时间范围一般是在几十 ns 的数量级，而漂移时间测量的时间范围则是几百 ns 的数量级。一般而言，粒子物理实验对时间测量系统的需求如下：（1）时间分辨（Resolution），或者说量化值（LSB）要尽可能小，测量精度（Precision），或者 454 核技术第 29 卷表 1 飞行时间测量的主要指标和参数 Table 1 The main performances and parameters of TOF measurement 实验 Experiment 实验室 Laboratory 探测器类型 Type of detectors 电子学通道数 Number of channels 单通道事例率 Event rate of each channel 总时间分辨 Total time resolution / ps 电子学时间分辨 Time resolution of electronics / ps BES-III Beijing IHEP Plastic scintillator 272/448 4k/Ch. 100 25 BELLE KEK Plastic scintillator 384 10k/Ch. 100 25 ALICE CERN MRPC 160000 ~10kHz/Ch. 100 25 STAR BNL MRPC 23040 4k/Ch. 100 40 CDF-II Fermi Plastic scintillator 432 4k/Ch. 100 25 表 2 漂移时间测量的主要指标和参数 Table 2 The main performances and parameters of drift time measurement 实验 Experiment 实验室 Laboratory 探测器类型 Type of detectors 通道数 Number of channels 单丝位置分辨 Single wire spatial resolution / µm 单丝 Z 方向位置分辨 Single wire Z-direction resolution / µm 电子学时间分辨 Time resolution of electronics / ps BESIII Beijing IHEP DC 6860 130 3000—5000 500 BELLE KEK DC 10200 130 200—1400 500 ATLAS CERN MDT 370000 80 60 780 CMS CERN DT 172200 250 150 780 说测量不确定性（Uncertainty）要尽可能小。目前两者均在 25ps 左右的水平。（2）大尺度的测量范围（0 至数百 ns，甚至 µs 数量级），并且有很好的线性特性。（3）多事例击中能力。被测事例率：几个 Hz 至几 MHz，要求尽可能小的死时间，最好死时间等于零。（4）双事例（脉冲）分辨尽可能小，目前大约在 10ns 的水平。（5）大尺度的通道数目（几百至几十万个通道）。（6）快速数据读出能力，通常须与系统总线速度匹配。如 VME 总线或 PCI 总线。（7）灵活、多样的时间分辨工作模式和触发工作模式。（8）低成本，单芯片集成。 2 基本的时间测量方法从电子学的角度出发，时间测量系统通常包含两个部分，定时甄别（Discrimination）电路和时间- 数字变换（Time-Digital Conversion，简称：TDC）电路。 2.1 定时甄别定时甄别电路的作用，在于确定代表某事例发生的信号出现的精确时刻。常用的方法有前沿定时，过零定时和恒比定时方法[1]。定时甄别电路将代表一个物理事例的模拟信号转换为一个具有时间信息的数字逻辑信号。前沿定时方法是采用高速比较器，将输入信号与一个预置的阈值进行比较，以比较器输出信号的前沿作为信号出现的时刻。该方法电路简单，定时精确，但存在着“幅度-时间游动”（Time walk）效应。过零定时和恒比定时方法都是为了克服幅度- 时间游动提出的，但电路比较复杂，并且可能会引起其它方面的误差，不利于大规模的粒子物理实验应用，一般多用于较小规模的核物理实验。在现代的粒子物理实验中，人们通常使用简单的前沿定时方法，并且利用同一信号的幅度（电荷）测量对幅度-时间游动带来的定时误差进行修正，这已基本上成为一种

标准

excel标准偏差 excel标准偏差函数 exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载

方法。在实用时，经常采用所谓的双阈甄别技术[2,3]。在双阈方法中，高阈（HL）和低阈（LL）甄别器对同一信号进行甄别，低阈甄别器输出信号经过适当延迟后与高阈甄别器的输出信号符合，因此，只有高于高阈的信号，符合电路才有输出。这样做的目的是利用高阈来剔除噪声和干扰信号，同时又保持低阈甄别的时间信息。多年来，定时甄别电路在技术上没有大的变化，基本上是随着集成高速比较器的性能改善在速度、功耗和定时精度上得到提高。 2.2 时间-数字变换（TDC）常用的时间-数字变换方法有以下几种：第 6 期安琪：粒子物理实验中的精密时间间隔测量 455 2.2.1 Wilkinson型TDC Wilkinson型TDC是上世纪 50 年代提出的[4]，其基本思想是基于所谓的时间放大（Time stretch）原理，人们也常称其为双斜率型 TDC，见图 1。事实上，Wilkinson 型 TDC 是通过时/幅变换和模/数变换两步来完成的。电路中采用两个不同的恒流源 I1 和 I2。在时-幅变换时，采用大电流 I1 对电容快速充电，充电时间 T1 正比于输入信号 Start 和 Stop 的时间差。而在数字化时，采用小电流 I2 放电，同时用一个高速计数器对放电时间 T2 进行计数。很显然，计数器中的计数 N 正比于输入的 Start 和 Stop 信号的时间差。而时间放大因子 K 则由两个恒流源电流的比值 K=T2/T1=I1/I2 确定。 Wilkinson 型 TDC 在早期的核物理实验中发挥了重要的作用，但由于其较大的死时间（约等于（K+1）T1）、模拟处理电路较易受到干扰、难易集成化等原因，在目前的粒子物理实验中已不多用。近期的一个应用是日本 KEK的 BELLE 物理实验的 TOF 系统，采用改进的、基于时钟的时间放大原理，达到了 25ps 的时间分辨[5]。 2.2.2 TAC+ADC 型 TDC 顾名思义，TAC+ADC 型TDC是典型的通过时-幅变换和模拟-数字变换两步来完成时间-数字变换的。时幅变换是通过用代表时间起始和终止的 Start、Stop 信号控制一个恒流源 I 对电容 C 充电（积分电路）来实现。然后用一个 ADC对正比于时间间隔的电容电压VC完成数字化。图 2 给出了其原理方框图。影响时间测量精度的主要因素有：恒流源的稳定性、充电电容的线性、电路噪声、特别是积分环节上的噪声、以及后续 ADC 电路的特性。同 Wilkinson 型 TDC 类似，这种类型的 TDC 在目前的粒子物理实验中已不多用。近期的一个应用是美国 NBL 的 Phenix 物理实验的 TOF 系统[6]，其每一个通道均由集成的电容矩阵芯片和 12 位 ADC 芯片组成，实现了无死时间的多事例处理能力和 25ps 的时间分辨。图 1 Wilkinson 型 TDC 原理方框图 Fig. 1 The block diagram of Wilkinson TDC 图 2 TAC+ADC 原理方框图 Fig. 2 The block diagram of TAC＋ADC scheme 2.2.3 游标卡尺法（Vernier）游标卡尺法也可以被看作为是一种时间放大型的 TDC。其思想来自于法国数学家皮埃尔维尼尔（Pierre Vernier）发明的游标卡尺[7]。游标卡尺法的基本原理如图 3 所示：两个门控振荡器产生频率略微不同的两个时钟信号，其频率分别为 f1=1/T1和 f2=1/T2。代表待测时间间隔的 Start 和 Stop 信号通过 D 触发器启动两个门控振荡器，使两个计数器开始计数。当门控振荡器产生的两个时钟信号的前沿重合时，符合电路输出复位 D 触发器，关闭门控振荡器，使计数器停止计数。计数器此时的计数分别为 n1 和 n2。我们有： 1 1 2 2( 1) ( 1)T n T n T= − − − 1 2 1 2( ) ( 1)n n T n τ= − + − 其中，τ =T1-T2 就是游标卡尺法的时间分辨。图 3 基于游标卡尺法的 TDC 原理 Fig. 3 TDC based on the vernier method 456 核技术第 29 卷很显然，两个门控振荡器的时钟频率差别越小，其时间分辩就越高。如：当 T1=10ns，T2=9.9ns， τ=100ps；而当 T2=9.95ns 时，τ=50ps，时间分辨提高一倍。另外：当 T方案

气瓶现场处置方案 .pdf 气瓶现场处置方案 .doc 见习基地管理方案.doc 关于群访事件的化解方案建筑工地扬尘治理专项方案下载

是所谓的“粗”计数（Coarse counting）+“细”时间测量（Fine measurement）组合。在这种组合中，“粗”计数一般由高性能的 Gray 码计数器实现，就是前述的数字计数器型 TDC。使用的参考时钟频率一般在数百兆赫兹，实现几个 ns 的时间分辨；而“细”时间测量的实现则依靠时间内插技术（Time interpolation），在一个时钟周期内进行时间内插，达到亚纳秒（100—10ps）的时间分辨。时间内插技术的基本思想是采用适当的方法将 “粗”计数使用的参考时钟的周期细分为 M 个等分，并利用其将被测时间间隔与“粗”计数器

记录

混凝土养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载

的时间（nτ）之差记录下来，等效于将时钟信号的频率提高了 M 倍。一个直接的考虑就是利用若干个等分的时间延迟单元，如 M 个抽头延迟线来实现时间内插。图 5 是其原理方框图。如图 5 所示，受 Start 和 Stop 控制的 250MHz 频率的时钟信号对 n 位计数器计数，产生 4ns 时间分辨的“粗”计数。同时在时钟通道中插入一个 8 抽头延迟线，各抽头组成 0.5ns 的延迟单元，其输出被送入各符合电路的相应输入端，Stop 信号则作为一个公共信号送入各符合电路的另一输入端，与延迟线上传输的时钟信号做图 5 基于抽头延迟线的时间内插原理 Fig. 5 Time interpolation based on the delay line 第 6 期安琪：粒子物理实验中的精密时间间隔测量 457 符合，记录下当 Stop 信号到来时时钟信号在延迟线上传输的位置，即时间。该信息经译码电路给出时间数据的最低的 3 位数据，相当于将“粗”时间计数的时钟周期细分了 8 个等分，实现了 0.5ns 的时间分辨。 3 时间内插(Time interpolating) 早期的时间内插的确是采用抽头同轴电缆实现的，但电缆体积太大，并且难于构成一致性很好的精确时间延迟。随着半导体工业的不断发展和技术的进步，科学家发展了各种不同的时间内插方法。主要有以下几种： 3.1 CMOS门电路组成的延迟电路 CMOS 门电路组成的延迟电路如图 6 所示，通常是由两个反向器门电路构成一个延迟单元。时间分辨则由一个延迟单元的延迟时间所决定。目前的 CMOS 工艺可以很容易实现 102ps 量级的门延迟时间[11]。这种方法电路简单，占用较少的资源，易于与其它电路部分集成为单片的 TDC 集成芯片。缺点是门电路的延迟时间容易受到供电电压波动和温度变化的影响而产生变化，需要经常进行刻度。另外，门电路单元的一致性是影响线性性能的关键因素，电路设计时须特别关注。 3.2 锁相环（Phase locked loop，简称为：PLL）技术 PLL 技术[12]是现代数字电子学领域中常用的基本技术。在时间内插电路中的应用，如图 7 所示。门电路延迟线是作为 VCO（Voltage controlled os- cillator）的一部分放在环中[13]，构成一个所谓的环形振荡器，振荡周期由门电路的延迟时间所决定。当供电电压变化或者是温度变化时，利用负反馈机制，改变各门电路单元的供电电流，调整和稳定各门电路单元的延迟时间，稳定 VCO 的输出频率。因此消除了由于供电电压变化和温度变化带来的延迟时间变化。另外，这种电路还具有易于集成，功耗小的优点。图 6 CMOS 门电路组成的延迟电路 Fig. 6 The delay circuit consisting of CMOS gates 图 7 基于 PLL 技术的时间内插电路 Fig. 7 Time interpolating circuit based on the PLL technique 环形振荡器的输出频率由N个门电路的延迟时间所决定。CLKout=1/[N(tpLH+tpHL)]，若门电路的前后沿延迟时间相同，我们有：tpd = tpLH = tpHL，则 CLKout =1/(2Ntpd)。该时钟信号则作为“粗”计数的计数器时钟信号，而“细”时间测量，也就是时间内插电路的时间分辨则取决于门电路的延迟时间 tpd，大致也是在 102ps 的数量级。基于锁相环原理的电路都具有滤除输入参考时钟的相位噪声（Jitter）的特点，因而有所谓“提纯” 输入时钟信号的作用。然而，VCO 电路本身也产生相位噪声，并且会在各输出时钟周期中产生累积效应，相对于其它基于延迟线技术的方案，如下面要介绍的 DLL 技术，可能会增加其输出时钟信号的噪声。因此，输出时钟的噪声特性取决于两者的综合效应。此外，延迟时间一致性的问题依然存在，这是各种基于延迟线技术的时间内插电路的共性。 3.3 延迟锁定环（Delay locked loop，简称为： DLL）技术 DLL 的概念最早是在 1985 年被 Bazes 提出来的[14]。DLL 技术与 PLL 技术很类似，也是将门电路延迟线放在反馈环中，通过相位检测，调整各门电路单元的供电电压，调整和稳定各门电路单元的延迟时间。在 DLL 电路中，输入参考时钟直接与其通过门电路延迟线后的信号进行相位检测。门电路延迟线并不形成闭环结构，所以不存在 VCO 电路， 458 核技术第 29 卷而是形成一个所谓的 VCDL（Voltage controlled delay line）电路，如图 8 所示[15]。因此，DLL 电路并不能像 PLL 电路那样可以改变输入参考时钟的频率，也没有 PLL 电路对输入时钟的“提纯”作用，其输出时钟的频率和噪声特性与输入参考时钟是完全一样的。因此，在 DLL 时间内插中，高质量的输入参考时钟是必需的。同 PLL 时间内插一样，DLL 时间内插电路的时间分辨也取决于门电路的延迟时间 tpd。图 8 基于 DLL 技术的时间内插电路 Fig.8 Time interpolating circuit based on the DLL technique 3.4 DLL阵列技术如前所述，基于门电路延迟的几种时间内插的时间分辨取决于门电路延迟单元的延迟时间 tpd。若要进一步提高时间分辨，可以考虑使用图 9 所描述的 DLL 阵列技术[16]。该电路采用了 M+1 个 DLL 电路，其中右边 M 个 DLL 电路组成了一个 DLL 阵列，左边竖排的 DLL 电路是相位偏移 DLL，其作用是为右边的每个 DLL 电路提供输入时钟信号的相位偏移。设时钟信号 CLKRef 的周期为 TRef，DLL 阵列中的门电路延迟单元的延迟时间为 tN，相位偏移 DLL 中延迟单元的延迟时间为 tM，且 tM 略大于 tN，则两者之差就是 DLL 阵列中各 DLL 输入时钟的相位差。也就是由该 DLL 阵列能达到的时间分辨： Ref Ref Bin M N T TT t t M N = − = − 设 TBin = tN /F，则 M 取值为：NF/ (F+1)。其中 F， M 和 N 均为整数。图 9 DLL 阵列技术的时间内插电路 Fig. 9 Time interpolating circuit based on the DLL array 在一个 4 通道 TDC 芯片设计里[14]，采用 DLL 阵列技术，获得了 89ps 的时间分辨。这种方法的一个缺陷是很难构成一个纯的 2L 个时间延迟单元（L 为整数），因此当与“粗”计数器组合成一个完整的时间测量时，不能像图 5 那样直接组合，而是需要一个特殊的译码电路来完成。 3.5 无源 RC延迟线像 DLL 阵列技术中的相位偏移也可以通过简单的无源 RC 延迟线实现，从而得到小于门电路延迟单元的时间分辨，其原理如图 10 所示[17]。DLL 电路的每个延迟单元输出都同时送入各 Hit 寄存器的相应 D 输入端。当一个物理事例信号产生时，Hit 信号经一个 RC 延迟线，产生 M 个不同相位延迟的信号，将当前 DLL 的时钟沿状态记录下来。设 RC 延迟线的单元延迟时间等于 tN /M，则所得到时间分辨为：TBin=TRef / NM，其中，N 为 DLL 的延迟单元个数，M 为 RC 延迟线的延迟单元个数，TRef 为时钟信号 CLKRef的周期。这里对 N 和 M 的数目没有限制，很容易产生“纯”的 2L 个时间延迟单元。用这种技术已经获得 25ps 的 TDC 时间分辨 [17,22]。图 10 无源 RC 延迟线技术 Fig. 10 Passive RC delay line techniques 第 6 期安琪：粒子物理实验中的精密时间间隔测量 459 无源 RC 延迟线是一个简单、容易集成、没有功耗的方法，但一致性较差，并且没有反馈机制来进行自校正，因此，通常在同一芯片上须考虑包含进行刻度和校正的电路设计。 3.6 数字游标卡尺法数字游标卡尺法是前述模拟游标卡尺法在数字技术领域的一个扩展。其基本原理是基于所谓的 Vernier 延迟线（Vernier delay line，简称为：VDL）原理，如图 11 所示。设图中上方的延迟链的单元延迟时间为τ1，下方的为τ2，且τ1 略大于τ2，并有： τ1-τ2=tR。当代表时间间隔的 Start 信号和 Stop 信号沿着上下延迟链传输时，根据时间间隔的不同，两者相遇，并使相应的 D 触发器置 1 的位置也不同。设第 n 个 D 触发器被置为 1，则被测时间 tR 满足： nXwtRword

word文档格式规范 word作业纸小票打印word模板 word简历模板免费 word简历

s Time interval measurement, Time-digital conversion, Time interpolation CLC TN0

本文档为【粒子物理实验中的精密时间间隔测量】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。

粒子物理实验中的精密时间间隔测量

热门搜索

历史搜索