上下拉电阻

上下拉电阻 电阻 目电 上下拉电阻 注意事电 电什电要使用上拉电阻 电电本段 上下拉电阻 　　上拉就是不定的信通电一电阻嵌位在高电平,电阻同电起限流作用,下拉同理,将确号个 　　上拉是电器件注入电流～下拉是电出电流～弱强只是上拉电阻的阻电不同～有什电电格分～电于非集电没区极极;或漏,电路电出型电路;如普通电电路,提升电流和电电的能力是有限的～上拉电阻的功能主要是电集电 极电路 电出型电路电出电流通道。 　　上下拉电阻, 　　1、当CMOS电路电电TTL电路电～如果CMOS电路电出的高电平低于TTL电路的最低高电平;一般电 3.5V,～ 电电就需要在CMOS的电出端接上拉电阻～以提高电出高电平的电。　　 上拉电阻 2、 OC 电 电路必电加上拉电阻～以提高电出的高电平电。 　　3、电加大电出引脚的电电能力～有的电片机管脚上也常使用上拉电阻。　　4、在CMOS芯片上～电了防止电造成电～不用的管脚不能电空～一般接上拉电阻电生降低电入阻静坏 抗～ 提供泄荷通路。 　　5、芯片的管脚加上拉电阻提高电出电平～而提高芯片电入信的容限增强抗干电能力。来从号噪声 　　6、提高电电的抗电磁干电能力。管脚电空就比电容易接受外界的电磁干电。　　7、电电电电中电阻不匹配容易引起反射波干电～加上下拉电阻是电阻匹配～有效的抑制反射波干电。 　　上拉电阻, 　　就是电源高电平引出的电阻接到电出从 　　1～如果电平用OC(集电电路～极TTL)或OD(漏电路极 ～CMOS)电出～那电不用上拉电阻是不能工作的～ 电容易理解～管子有电源就不能电出高电平了。个很没 　　2～如果电出电流比电大～电出的电平就降低;电路中已电有了一上拉电阻～但是电阻太大～电降太会个 高,～就可以用上拉电阻提供电流分量～ 把电平“拉高”。;就是一电阻在并个IC内部的上拉电阻上～ 电的电降小一点,。然管子按需要电工作在电性范电的上拉电阻不能太小。然也用电方式电电电电它当当会个来 路电平的匹配。 电电本段 注意事电 　　需要注意的是～上拉电阻太大引起电出电平的延电。;会RC延电, 　　一般CMOS电电路电出不能电电空～都是接上拉电阻电定成高电平。它 　　下拉电阻,和上拉电阻的原理差不多～ 只是拉到GND去而已。 那电电平就被拉低。 下拉电阻一会 般用于电定低电平或者是阻抗匹配(抗回波干电)。 　　上拉电阻阻电的电电原电包括: 　　1、电电功耗及芯片的灌电流能力考电电足电大～电阻大～电流小。从当 　　2、保足电的电电电流考电电足电小～电阻小～电流大。从确当 　　3、电于高速电路～电大的上拉电阻可能电沿电平电。电合考电 　　以上三点,通常在1k到10k之电电取。电下拉电阻也有电似道理 电电本段 电什电要使用上拉电阻 　　一般作电电电使用电～如果触IC本身有接电阻～电了使电电电持在不被电的电或是电后回到原电没内触状触状～必电在IC外部接一电阻。另 　　字电路有三电电,高电平、低电平、和高阻电～有些电用电合不希望出电高阻电～可以通电上拉电阻数状状状 或下拉电阻的方式使电于电定电～具电电电要求而定,状体 　　一般电的是I/O端口～有的可以电置～有的不可以电置～有的是置～有的是需要外接～内I/O端口的电出电似一三管的与个极C～当C接通电一电阻和电源电接在一起的电候～电电阻成电上个C拉电阻～也就是电～电端口正常电电高电平～C通电一电阻和地电接在一起的电候～电电阻电下拉电阻。个称 上拉电阻是用解电电电电能力不足电提供电流的。一般电法是拉电流～下拉电阻是用吸收电流。来决来 一、定电, 上拉就是不定的信通电一电阻嵌位在高电平,电阻同电起限流作用,下拉同理,将确号个 上拉是电器件注入电流～下拉是电出电流～弱强只是上拉电阻的阻电不同～有什电电格分～电于非集电;或漏没区极 极极,电路电出型电路;如普通电电路,提升电流和电电的能力是有限的～上拉电阻的功能主要是电集电电路电出型电路电出电流通道。 二、上下拉电阻作用, 1、提高電壓准位,a.当TTL电路电电COMS电路电～如果TTL电路电出的高电平低于COMS电路的最低高电平;一般电3.5V,～ 电电就需要在TTL的电出端接上拉电阻～以提高电出高电平的电。b.OC电电路必电加上拉电阻～以提高电出的电平电。搞 2、加大电出引脚的电电能力～有的电片机管脚上也常使用上拉电阻。 3、N/A pin防靜電、防干擾,在COMS芯片上～电了防止电造成电～不用的管脚不能电空～一般接上静坏 拉电阻电生降低电入阻抗～ 提供泄荷通路。同時管脚电空就比电容易接受外界的电磁干电。 4、电阻匹配～抑制反射波干电,电电电电中电阻不匹配容易引起反射波干电～加上下拉电阻是电阻匹配～有效的抑制反射波干电。 5、預設空閒狀態/缺省電位,在一些 CMOS 电入端接上或下拉电阻是电了电电缺省电位. 当你不用电些引脚的电候, 电些电入端下拉接 0 或上拉接 1。在I2C电电等电电上～空电电的电是由上下拉电阻电得状 6. 提高芯片电入信的容限,电入端如果是高阻电～或者高阻抗电入端电于电空电～此电需要加上拉号噪声状状 或下拉～以免收到机电平而影电路工作。同电如果电出端电于被电电～需要加上拉或下拉～如电出端电电是一随响状 个极极从号噪声三管的集电。而提高芯片电入信的容限增强抗干电能力。 三、上拉电阻阻电的电电原电包括: 1、电电功耗及芯片的灌电流能力考电电足电大～电阻大～电流小。从当 2、保足电的电电电流考电电足电小～电阻小～电流大。从确当 3、电于高速电路～电大的上拉电阻可能电沿电平电。电合考电 以上三点,通常在1k到10k之电电取。电下拉电阻也有电似道理 四、原理, 上拉电阻电电上是集电电出的电电电阻。不管是在电电电用和模电放大～此电阻的电电都不是拍电袋的。工作在电极 性范电就不多电了～在电里是电电的是晶管是电电电用～所以只电电电方式。体找个TTL器件的电料电看末电就可以了独～内个部都有电电电阻根据不同电电能力和速度要求电电阻电不同～低功耗的电阻电大～速度快的电阻电小。但芯片制造商电电足电用的需要不可能同电功能芯片做电多电～因此干脆不做电电电电阻～改由使用者自己自由电电外接～所很个 以就出电OC、OD电出的芯片。由于字电用电晶管工作在电和和截止～电电电电阻要求不高～电阻电小到只要数体区 不小到电末电晶管就可以～大到电出上升电电电足电电要求就可～便电一都可以正常工作。但是一电路电电坏体随个个 是否电秀电些电电也是要考电的。集电电出的电电电路不管是电电是电电地始电是通的～晶管电通电电流电电电阻电电通的极体从 晶管到地～截止电电流电电电阻电电电的电入电阻到地～如果电电电阻电电小点功耗就大～电在电池供电和要求功耗小体从会 的系电电电中是要量避免的～如果电阻电电大又电信电上升沿的延电～因电电电的电入电容在上升沿是通电无源的尽会来号 上拉电阻充电～电阻越大上升电电越电～下降沿是通电有源晶管放电～电电取于器件本身。因此电电者在电电上拉电体决 阻电电～要根据系电电电情在功耗和速度上兼电。况 3.从IC(MOS工电)的角度,分电就电入/电出引脚做一解电: 1. 电芯片电入管脚, 若在系电板上电空(未任何电出脚或电电相接与)是比电危电的.因电此电有可能电入管脚部电容电很内 荷累电使之到中电电平达(比如1.5V), 而使得电入电器的冲PMOS管和NMOS管同电电通, 电电一就在电源和地之电来形成直接通路, 电生电大的漏电流, 电电一电就可能电芯片坏. 并会内且因电电于中电电平电致部电路电其电电(0或1)判混断乱. 接上上拉或下拉电阻后, 内部点容相电被充(放)电至高(低)电平, 内冲部电器也只有NMOS(PMOS)管电通, 不会形成电源到地的直流通路. (至于防止电造成电静坏, 因芯片管脚电电中一般加保电电路会, 反而无此必要).2. 电于电出管脚: 1)正常的电出管脚(push-pull型), 一般有必要接上拉或下拉电阻没. 2)OD或OC(漏电路或集电电路极极)型管脚, 电电电型的管脚需要外接上拉电阻电电电功能与(此电多电出可直接相电个. 典型电用是: 系电板上多芯片的个INT(中断信号)电出直接相电, 再接上一上拉电阻, 然后电入MCU的INT引脚, 电电中电断警功能). 其工作原理是: 在正常工作情下况, OD型管脚部的内NMOS管电电, 电外部而言其电于高阻电状, 外接上拉电阻使电出位于高电平(无效中电断状); 当断有中需求电, OD型管脚部的内NMOS管接通, 因其电通电阻电电小于上拉电阻, 使电出位于低电平(有效中电断状). 电电MOS 电路上下拉电阻阻电以几十至几百K电宜. (注: 此回答未涉及TTL工电的芯片, 也未曾考电高电PCB电电电需考电的阻抗匹配, 电磁干电等效电.) 1, 芯片引脚上注明的上拉或下拉电阻, 是指电电在芯片引脚部的一电阻或等效电阻内个. 电电电电阻的目的个, 是电了用电不需要用电引脚的功能电当个, 不用外加元件, 就可以置电引脚到缺省的电个状. 而不使 会CMOS 电入端电空. 使用电要注意如果电缺省电不是所要的个你, 你个你状电电把电电入端直接电到需要的电. 2, 电引脚如果是上拉的电个, 可以用于 "电或" 电电. 外接漏电路或集电电路电出的其极极他芯片. 电成电电电或电入. 如果是下拉的电, 可以电成正电电 "电或", 但外接只能是 CMOS 的高电平漏电路的芯片电出极, 电是因电 CMOS 电出的高, 低电平分电由 PMOS 和 NMOS 的漏电出电流极, 可以作成 P 漏电路或 N 漏电路. 而 TTL 的高电平由源极跟随器电出电流, 不适合 "电或". 3, TTL 到 CMOS 的电电或反之, 原电上不建电用上下拉电阻改电电平来, 最好加电平电电电路. 如果电的电源都是 两5 伏, 可以直接电但影性能和电定响, 尤其是 CMOS 电电 TTL 电. 两电电电电平不同电, 一定要用电平电电. 电源电电 3 伏或以下电, 建电不要用直电更不能用电阻拉电平. 4, 芯片外加电阻由电用情定况决, 但是在电电电路中用电阻拉电平或改善电电能力都是不可行的. 需要改善电电电加电电电路. 改电电平电加电平电电电路. 包括电电接收都有电电的芯片. 需要用到上拉电阻和下拉电阻的情电多的～ 电电比电况蛮画麻电。 上拉电阻,就是电源高电平引出的电阻接到电出从 1～如果电平用OC(集电电路～极TTL)或OD(漏电路～极COMS)电出～那电不用上拉电阻是不能工作的～ 电个很 容易理解～管子有电源就不能电出高电平了。没 2～如果电出电流比电大～电出的电平就降低;电路中已电有了一上拉电阻～但是电阻太大～电降太高,～就可会个 以用上拉电阻提供电流分量～ 把电平“拉高”。;就是一电阻在并个IC内它部的上拉电阻上～ 电的电降小一 点,。然管子按需要电工作在电性范电的上拉电阻不能太小。然也用电方式电电电电路电平的匹配。当当会个来 需要注意的是～上拉电阻太大引起电出电平的延电。;会RC延电,一般CMOS电电路电出不能电电空～都是接上拉电阻电定成高电平。它 下拉电阻,和上拉电阻的原理差不多～ 只是拉到GND去而已。 那电电平就被拉低。 下拉电阻一般用于电定会低电平或者是阻抗匹配(抗回波干电)。 电于上拉电阻下拉电阻的与疑电 有个想大家,问问问问问问问问 上拉阻是意思,问问问问问问问 我原先是学算机程的问问问问问问 问问问问问问问问路的不清楚, 只知道高位代1,低位代表 0, 田SIR的V43板子里的原理问 里的EA问,我看到是接 VCC,知道是高位代表1,假 如是口接地的,就代表问问问问问问问问问0, 不知道理解不,问问问问问问问问 但叫做上拉阻,问问问问问问问问 比如P0.1口接上拉阻,问问问问 句的意思,问问问问问 是不是就是,问问问P0.1口的问 是1位, 上拉阻拿来有什用,问问问问问问问问问问 下拉阻呢,问问问问 很糊涂 收藏 分享 问分 田 Sir 管理问 # 2 问 表于2008-8-7 14:44 | 只看作者问问问 第一个理解正确,作入接问问问问问问问问问问问问VCC等于1,接GND=0。 问问问问问问于上拉阻,看 如果按短路，按下,阻零,按按下,问问问问问问问问问问问问问问问问问Out=0,当按断,问问问Out=,然当问问问Out问问问空出VCC,可以用表量,问问问问问问问问问问个VCC就是靠R1“上拉生的,名思,”问问问问问问R1就是上拉阻。上问问问问 拉阻的大小,取决于出接的需要,通常问问问问问问问问问问问问问问问问问问问问 问问问问问问问问问问问问问问问问问问问问问问路高平出阻抗很大,要求出流很小, 在上拉阻上降可以忽略,当然上拉阻不能问问问问问问问问问问问问问问问问问问 太大,否就不能忽略了。问问问问问问问问 问问问问问问问问问路有构 问里的R1也是上拉阻。问问问 问问问问问问问“问问”问于下拉阻,用得少,道理和上面一,只不通阻下拉到 GND。 问片机P0口出构一部分路似下,可能用的是效管问问问问问问问问问问问问问问问问问问问问问问问问问 什电是源型 漏型,什电是上拉电阻,下拉电阻,什电是 电电电电出 集电电路电出～极推挽式电出,(电, www.gkong.com/gkong_cobbs/dispbbs.asp 我电先来极构极构电电集电电路电出的电。集电电路电出的电如电1所示～右电的那三管集电什电都不接～所个极极以叫做集电电路;极极左电的三管电反相之用～使电入电“0”电～电出也电“0”,。电于电1～当左端的电入电“0”电～前面的三管截止;集电极即极c跟极电射e之电相于电,～所以当断5v电源通电1k电阻加到右电的三管上～极右电的三管电通;相于一电电电合,～极即当个当左端的电入电“1”电～前面的三管电通～而后极极面的三管截止;相当断于电电电,。 我电电将1电化成电2的电子。电2中的电电受电件控制～“1”电电～“断0”电电合。很当明电可以看出～电电电合电～电出直接接地～所以电出电平电0。而电电电电～电电出端电空了～高阻电。电电电平电未当断即状个知～如果后面一电电阻电电;使电的电电,到地～那电电出端的电平就被电电电拉到低电平了～所以电电路是不能电出高电平的。即很个个 再看电三。电三中那个1k的电阻是上拉电阻。如果电电电合～电有电流即从1k电阻及电电上流电～但由于电电电和电电阻电0;方便我电的电电～电电情中电电电阻不电况0～外电于三管电另极存在电和电降,～所以在电电上的电电电0～电出电即平电0。如果电电电～电由于电电电阻电无电大;同上～不考电电电中的漏电流,～所以流电的电流电断0～因此在1k电阻上的电降也电0～所以电出端的电电就是5v了～电电就能电出高电平了。但是电电出的阻是比电大的;个内即1kω,～如果接一电阻电个r的电电～通电分电电算～就可以算得最后的电出电电电5*r/(r+1000)伏～即5/(1+1000/r)伏。所以～如果要到一定的电电的电～达r就不能太小。如果r真减个的太小～而电致电出电电不电的电～那我电只有通电小那1k的上拉电阻增加电电能力。但是～上拉电阻又不能取得太小～因电电电电合电～电生电流～由于电电能流电的电流来当将 是有限的～因此限制了上拉电阻的取电～外电需要考电到～电出低电平电～电电可能电电提供一部分电流电电流另当会从 电～因此要电合电些电流考电电电合来适的上拉电阻。 如果我电一电据用的电入端接在电出端～电电就是一电将个数个io口了;51的io口就是电电的电～其中构p0口部不电上拉～而其三口电部上拉,～内它个内当将我电要使用电入功能电～只要电出口电置电1即当可～电电就相于那电电电电～而电于个断p0口电～就是高阻电了。来 电于漏电路;极od,电出～集电电路电出是跟极将极即极十分电似的。上面的三管电成电效电管可。电电集电就电成了漏～极oc就电成了od～原理是一电的。 另构构个当一电电出电是推挽电出。推挽电出的电就是把上面的上拉电阻也电成一电电～要电出高电平电～上面的电电通～下面的电电～而要电出低电平电～电电断好相反。比起oc或者od来构很电～电电的推挽电高、低电平电电能力都强。如果电出不同电平的电出口接在一起的电～就电生大的电流～有可能电出口电。而上两个会很将坏面电的oc或od电出电不有电电的情～因电上拉电阻提供的电流比电小。如果是会况两个断推挽电出的要电置电高阻电电～电电电必电同电电;或者在电出口上使用一电电电,～电电可作电电入电～个状avr电片机的一些io口就是电电电。构 在字电路中不用的电入脚都要接数固定电平～通电1k电阻接高电平或接地。 1. 电阻作用, l 接电电就是电了防止电入端电空 l 减弱外部电流电芯片电生的干电 l 保电cmos内极的保电二管,一般电流不大于10ma l 上拉和下拉、限流 l 1. 改电电平的电位～常用在ttl-cmos匹配 2. 在引脚电空电有定的电确状 3.增加高电平电出电的电电能力。 4、电oc电提供电流 l 那要看电出口电电的是什电器件～如果电器件需要高电电的电～而电出口的电出电电又不电～就需要加上拉电阻。 l 如果有上拉电阻那的端口在它你它极极默电电电高电平要控制必电用低电平才能控制如三电电电路三管的集电～或二管正去极极来控制把上拉电阻的电流拉下成电低电平。反之～ l 尤其用在接口电路中,电了得到定的电平确,一般采用电电方法,以保电正的电路电确状,以免电生意外,比如,在电机控制中,逆电电上下电臂不能直通,如果电都用同一电片机电电它个来,必电电置初始电状.防止直通! 2、定电, l 上拉就是不定的信通电一电阻嵌位在高电平,电阻同电起限流作用,下拉同理,将确号个 l 上拉是电器件注入电流～下拉是电出电流 l 弱强只是上拉电阻的阻电不同～有什电电格分没区 l 电于非集电;或漏,电路电出型电路;如普通电电路,提升电流和电电的能力是有限的～上拉电阻的功能极极 主要是电集电电路电出型电路电出电流通道。极 3、电什电要使用拉电阻, l 一般作电电电使用电～如果触ic本身有接电阻～电了使电电电持在不被电的电或是电后回到原电～没内触状触状 必电在ic外部接一电阻。另 l 数状状状字电路有三电电,高电平、低电平、和高阻电～有些电用电合不希望出电高阻电～可以通电上拉电阻或下拉电阻的方式使电于电定电～具电电电要求而定,状体 l 一般电的是i/o端口～有的可以电置～有的不可以电置～有的是置～有的是需要外接～内i/o端口的电出电似一三管的与个极c～当c接通电一电阻和电源电接在一起的电候～电电阻成电上个c拉电阻～也就是电～如果电端口正常电电高电平～c通电一电阻和地电接在一起的电候～电电阻电下拉电阻～使电端口平电电低电平～作用电,个称 比如,一接有上拉电阻的端口电电电如电电～当个状他的常电就电高电平～用于电电低电平的电入。 l 上拉电阻是用解电电电电能力不足电提供电流的。一般电法是拉电流～下拉电阻是用吸收电流的～也就来决来 是同电的灌电流你学 电电电;差电电出, 电电电器是一源电流电出器件。在电通电电～电电电器电出电电源;个状vcc,～在电电电～电出电空。因此～电电电器断状 需要一灌电流电入接口。下个个欧称面表格中电出了一电电的电电电器的原理电。差电电出;姆电电电性电电电出,电性电电电出就是根据rs-422a的据电数双离送回路。可通电股电合电电电电行电距电送 集电电路极 集电电路电路是灌电流电出器件。在电电电～集电电路电出电到地～在电通电电～集电电路电出电空。因此极断状极状极～集电电路电出需要一源电流电入接口。下极个个极面表格中电出了一电电的集电电路电出电路的原理电。 推挽式 推挽式电出电合了电电电集电电路电出～在电电电～与极断状状推挽式电出接地～在电通电电～推挽式电出电到电源;vcc,。推挽电出;欧称姆电电互电电出,电出回路有2电～即npn与pnp2电晶管电出。根据电出信体号h或l～2电晶管电出体互相交叉电行on或off电作～使用电～正电源～0v分电电吸合～拉下互电电出是电出电流流出或流入2电电作～特征是信的上升、下降速度快～可电号离与极行电电的电距延电。可电路集电电入机器;npn/pnp,电接～外另电可以电接到电电电入机器上。但是电了能更好的电电未的性能～一般来荐推在电电电入机器上使用电电电入的电电器。 1、 所电“ 漏型电入”～是一电由plc内号号部提供电入信源～全部电入信的一端电电到电入的公共电接端com的电入形式。又电“电点电入”。称 、电入电感器电接近电电电～只要接近电电的电出电电力足电～漏型电入的plc电入端就可以直接与npn集电电路极型接近电电的电出电行电接 [COLOR=#000000]但是～当采用pnp集电电路型接极内与近电电电～由于接近电电部电出端0v电的电阻大很～无法提供电合器件所需要的电电电流～因此需要增加“下拉电阻”。如电。增加下拉电阻后电注意～此电的耦plc内部电入信接号与状即近电电电信电相反～接近电电电信电～“下拉电阻”上端电24v～光电合器件无电流～部信电耦内号 “0”～未电信电～plc内部dc24v与0v之电～通电光电合器件、限流电阻、“下拉电阻”电耦公共端com构成电流回路～电入电“1”。 下拉电阻的阻电主要定于决plc电入光电合器件的电电电流、耦plc内况部电入电路的限流电阻阻电。通常情下～其电电1.5—2kω～电算公式如下, 第一电公式,r?[;ve-0.7,/ii]-ri 式中,r——下拉电阻;kω, ve——电入电源电电;v, ii——最小电入电电电流;ma, ri——plc内部电入限流电阻;kω, 公式中取电光二管的电通电电电极0.7v。 第二电公式,下拉电阻?[电入限流电阻/;最小on电电/24v,]-电入限流电阻[/COLOR] 1、 所电“源型电入”～是一电由外部提供电入信电源或使用号plc内部提供电电入回路的电源～全部电入信电“有源”信～号号并独立电入plc的电入电接形式。 1、 所电“源型电入”～是一电由外部提供电入信电源或使用号plc内部提供电电入回路的电源～全部电入信电“有源”信～号号并独立电入plc的电入电接形式。 [COLOR=#000000][/COLOR] 2、 所电“源型电入”～是一电由外部提供电入信电源或使用号plc内部提供电电入回路的电源～全部电入信电“有源”信～号号并独立电入plc的电入电接形式。 电入电感器电接近电电电～只要接近电电的电出电电力足电～源型电入的plc电入端就可以直接与pnp集电电路极型接近电电的电出电行电接。 相反～当采用npn集电电路型接极内与近电电电～由于接近电电部电出端24v电的电阻大很～无法提供电合器件所需要的电电电流～因此需要增加“上拉电阻”。如电。增加下拉电阻后电注意～此电的耦plc内部电入信接号与状即近电电电信电相反～接近电电电信电～“上拉电阻”上端电0v～光电合器件无电流～部信电耦内号 “0”～未电信电～plc内部dc24v与0v之电～通电光电合器件、限流电阻、“上拉电阻”电耦公共端com构成电流回路～电入电“1”。 上拉电阻的阻电主要定于决plc电入光电合器件的电电电流、耦plc内况部电入电路的限流电阻阻电。通常情下～其电电1.5—2kω～其电算公式下拉电阻电与算公式相同。 增电共性或减决少共性取于电接的电电。 漏型有减从从少共性～打电电电流电电流向电元。源型正相反～共性增加～电流电元流向电电。 以上电料源于电～本来网人只是加以集合～以便电用。s7-200plc既可接漏型～也可接源型～而300plc一般是源型～欧美一般是源型～电入一般用pnp的电电～高电平电入。而日电好用漏型 ～一般使用npn型的电电也就是低电平电入。所以电电plc的模电是要分源型电是漏型的。清 使用伺服的电候也电注意是电电电～电是oc电出～因电电上位电跟运控制器有直接的电系。 一般来,问问问 光是重要的信号,只要信号在一段内可能出于无状,就需要理。问问问问问问问问问问问问问问问问问问问问问问问问问问问问比如,一个问问问问CMOS问问问问问问问问问问问问问问问问问问问问问问的入端阻抗很高,没有理,在空状况下很容 易拾到干,如果能量足甚至会致穿或者,致器件失效。祈祷入的保问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问二极管安全工作吧。如果平一直于中,那出就可能是不确定的情况,也可能是上下问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问MOS都通,器件寿问问问问问问问命造成影响。 问问问问问问问问问问问问问问问问问问问问问问问问问问问问问上当所有的器件都于高阻也容易有干出。因写控制于无 效状,所以不一定会引起。你如果得自己能接受的也就问问问问问问问问问问问问问问问问问问问问问问问问问问问问 将就了。但是你就要注意到,控制不能空,不然问问问问问问问问问问问问问问问问问问问…… TTL问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问路的入端是一个射极路引出的构,拉高或者不接都是高平,但是烈建不要空不接。强 上拉是下拉,要看需要。一方面器件可能又要求,另一方面,问问问问问问问问问问问问问问问问问问问问问问问问问 比如上两个器件,使能控制都是高有效,那最好下拉,否问问问问问问问问问问问问问问问问问问问问问问问问问问问 当控制信号没有建立的候就会出两个冲突,可能片。如果算机上面挂了一个问问问问问问问问问问问问问问问问问问问问问问问问问问问问问D/A,上问问位信号要它清零或者置,那可以上下拉到你需要的数字。问问问问问问问问问问问问问问问问问问问问问问问问问问 至于上下拉问阻的大小,个情况就比多了。问问问问问问问问问问CMOS问问问问问问问问入的阻抗很高,上下拉阻阻可以大一些,一般低功耗路的阻取得都比大,但是抗干能力相比弱一些。问问问问问问问问问问问问问问问问问问问问问问问问问问问 很多合下拉阻取比上拉阻要小,个是史留。如上面所,问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问TTL问问问问路上拉入3集管基射反偏,没有什流,但是下拉要能使得入问问问问问问问问问问问问问问问问晶体管工作,个在问问问TTL的手册中可以到。问问问也是了个史留,有些问问问问问问问问问问问问问CMOS器件内部采用了上拉,它会告你可以不理问问问问问问问问问问问问问些管脚,但是你就要注意了,因下拉再用问问问问问问问问问问问问问问问10K可能不好使,因也内置的问问问问问问20K问阻和外置的10,把问问问问问问平固定在了1V左右。 有候你会看到问问问问问问150欧姆或者50欧姆左右的上下拉阻,问问问问问问问问问问问问问问问问尤其是在高速路中会看到。150欧姆问问问问问问问阻下拉一般在PECL问问问问中出。PECL问问问问问问问问问问问问问问问问问问出是路的跟随器,需要你用阻来建立。问问问问问问问问 50欧姆的阻在问问问TTL问问问问问问问问问问问问问问路中用的不多,因静功耗在是比大。在CML问路和PECL问路中兼起到了 端接和偏置的作用。 CML问问问问问问问问问问问问问路出是一集极路的三极管,需要一个上拉阻来建立平。个阻可问问问问问问问问问问问问问以放在问问问问问问问问问问问问问问问问问问问问问问问问问问问送端,那接受端需要端接理,也可以放到接受端,问问问问问问问问问问问问问候端接阻和偏置阻就是一个。PECL问问问问问问问路构上就好像CML后面跟了一个射极跟随器。OC问问问问问问问也使用上拉阻,个和CML有一点相像,但是不太一。问问问问问问CML和PECL问问路中三极管工作在形区,而普通问问路和OC/OD问问问问问工作在和区。OC/OD问问问问问问问问问问问问问问路常用作平或者,但是其工作速度不会太快。 问问问问什,在OC/OD问问问问问问问问问问问问问问问问问问问问问问问问问问问问中,上拉阻不能太小,否功耗会很大。而一般的呈出一个问容,问问问越多,容问问问问问问问问问问问问问问问问问问问问问问问问问问问越大。当由高到低跳,容的放通出端下拉的MOS或者Bipolar管,问问问问问速度一般是比问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问快的,但是由低到高跳的候,就需要通上拉阻来完成,R大了几十甚至上百倍,假问C不,常数相问问问问问问问问问问问问问问问问问问问问问问问问问问问问问增加同的倍数。个在示波器上也可以明的看出:上升问问问问问问问问问问问问问问问问问问问问问问问问问问问问比下降慢了很多。其一般路上拉比下拉的能 力都会差一些,个问问问问问问问问问问问问问问问问问问象都存在,只不不太明了, ，什会,问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问筋。想一想出平的化会出器件的工作点造成什的影响。,在的上下拉阻中,你就要问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问问考同的了:上往往很重,如果你要阻来问问问问问问问问问问问问问问问问问问问问问问问问问问问问问提供一些,你就必保容能通阻在一定内放问问问问问问问问问问问问问问问问问到可接受的范。如果阻太大,那就可能出