【实验】数电抢答器实验报告

【关键字】实验数电抢答器实验报告篇一：八人抢答器数电实验报告中国矿业大学信电学院实验报告课程名称 成绩实验名称班级姓名 学号 同组人实验台号实验日期教师签字实验原始记录专业、班级姓名同组人课程名称 实验名称实验记录：实验日期任课教师八人抢答器电路的设计与实现一、实验目的培养综合运用数字电子技术知识进行简易数字电子系统设计，及利用EWB软件进行仿真的能力。培养我们同学对于各种电路的设计能力，提高同学们的兴趣。2、实验要求设计一个功能完整、实用的简易八人抢答器，并在计算机上完成电路仿真。三、八人抢答器设计任务与要求1、可容纳8组参赛的数字式抢答器。2、电路具有第一抢答信号的鉴别与保持功能。3、抢答优先者声光提示。4、回答计时与计分。四、实验原理框图该抢答器结构组成如下图所示。分析电路：（1）抢答器部分：该部分的原理：主持人控制开关space清零开关，该开关控制着D触发器的异步置零端，主持人开关接地的时候，触发器清零，所有灯都熄灭。然后抢答开始，选手可以使用自己的开关，假如是A选手抢答，A就应该领先于其他选手将开关接地，然后相当于或非门的状态是由0到1，产生上升沿脉冲，触发器的输出Q状态和D相同，由于D始终接的都是高电平，所以A开关接地的时候，A对应的指示灯亮。而通过A选手控制的D触发器输出端Q状态为1，则其他或非门输出始终是0，其他人抢答将无效。所有选手的开关接在一个8输入端与门的输入端上，使得有一个选手将开关接地的时候，与门的输出就会是0.分析电路：（2）555定时器提供秒脉冲部分：该部分的原理：由上部分的与门输出端给555提供低电平0，555定时器提供CP脉冲，它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能如表1示。篇二：智能抢答器数电实验报告目录一、设计目的....................................................32、技术指标......................................................3（1）基本功能...............................3（2）增加功能...............................3三、给定条件及元器件...................3四、设计思路...........................3五、电路框图...........................3（1）介绍..............................3（2）流程图..............................4六、单元电路设计........................4（1）倒计时电路的设计........................4（2）数码管显示电路的设计....................6（3）锁存器电路的设计........................6（4）编码器电路的设计........................7（5）蜂鸣器电路..............................9（6）时钟电路................................10七、整体电路............................11八、问及解决..........................111九、心得体会............................12十、参考文献............................12一、设计目的：1、掌握对数字逻辑电路的设计与分析；2、掌握对学过的常见的数字芯片的应用；3、掌握集成电路的测试方法各种工作原理；4、通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、调试和等环节，初步掌握简单实用电路的分析方法和工程设计方法。5、培养根据设计需要选学参考籍，查阅相关手册、图表和文献资料的自学能力。2、技术指标（1）基本功能在主持人宣布下，四组参与抢答。当有抢答这首先按下抢答开关时，相应显示灯亮并伴有声响，并且显示其组号。同时，抢答器不再接收其它组的抢答干扰。电路具有时间控制功能。要求再限定时间10秒（30秒）后无人抢答时，该题作废，用声响提示。（2）增加功能无人抢答时，可以显示顺计时（或倒计时）的时间三、给定条件及元器件要求电路主要选用中规模TTL集成电路74系列（不能用专用集成电路）。本设计要求在数字电路实验箱上完成;电(原文来自：小草范文网:数电抢答器实验报告)源电压5V。使用芯片：74LS112、74LS148、74LS192、74LS123、555定时器，74LS20、74LS00、74LS04、74LS32、4002、74LS02四、设计思路1.复位和抢答开关输入防抖电路，可采用触发器电路来完成。2.判别选组实现的方法可以用触发器和组合电路完成，也可用一些特殊器件组成。例如锁存器电路采用以74ls112的双下降沿J-K触发器为主的系统。3.计数显示电路可用8421码拨码开关译码电路显示。数码管则采用试验箱上集成的BCD码型数码管来显示，即对应“8421”编码来显示经过74ls148优先编码后的数字。4.蜂鸣器电路主要利用计时电路和抢答电路的封锁的状态信号，再通过一些门2电路连接74LS123构成的单稳态触发器。五、电路框图（1）方案介绍:抢答电路：使用74ls112双下降沿J-K触发器锁存抢答信息，当有人抢答时，利用触发器相应输出信号，通过74LS20、74LS32、74LS02组成的门电路锁定74LS112和74LS192，至此，抢答与计时电路均封锁。同时使用74ls148作为编码器，对抢答的编号进行编码，输出BCD码的低3位，再将这3位的BCD码连接BCD型共阴数码管里显示出抢答者的编号，此时蜂鸣器响一秒。主持人电路：利用74ls192计数器作为倒计时的芯片，当主持人按下抢答复位键时，74ls192被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，并通过74ls148编码器将即时时间进行编码，并送到BCD型共阴数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，并将74LS112触发器锁存，禁止选手抢答，停止倒计时，蜂鸣一秒。否则倒计时结束后，锁存计数器192和抢答器，禁止抢答并蜂鸣一秒。（2）流程图:如图1整个电路流程如图1所示，主要分为两部分，一个是倒计时部分，一个是抢答部分，其中抢答器部分由锁存器电路，编码器电路，数码管、小灯显示电路组成，其中倒计时电路由倒计时芯片192，编码器148，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。五、单元电路设计（1）倒计时电路的设计倒计时电路采用74ls192十进制计数器，通过预置端置初始值“9”至输出端Q0~Q3，采用减计数模式，当从9减至0时，TCD端输出一个低电平，以此将374ls112和74ls192锁定无效。倒计时电路图2：图2十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中：出端，为置数端，为加计数端，为减计数端，为非同步进位输为清为非同步借位输出端，P0、P1、P2、P3为计数器输入端，除端，Q0、Q1、Q2、Q3为数据输出端。4其功能表如下：（2数码管则采用试验箱上集成的BCD码型数码管来显示，即对应“8421”编码来显示经过74ls148优先编码后的数字。如图4（3）锁存器电路的设计锁存器电路采用以74ls112的双下降沿J-K触发器为主的系统,当4个抢答键被按下时(对应小灯亮),向时钟输入端CLK输入一下降沿，触发器立即锁存,禁止抢答，其原本反向端为4个高电平的输出端也变成3高1低,可以利用一个4输入与非门将它们与非，再接一个74LS32二输入或门将抢答电路封锁,从而阻止其余选手的抢答。电路如图3所示5篇三：8人抢答器数电实训报告《数字电子技术课程设计》设计报告题目 抢答器电路专业电子信息工程班级120XX学号21 姓名胡元川时间 XX年6月成都工业学院电气与电子工程系二О一四年六月《数字电子技术课程设计》任务书一、课程设计时间：14周------18周（3人一组）2、课程设计题目：题目七抢答器电路1、设计一个针对8人的抢答器电路2、电路有一个开始抢答按钮，按下此按钮才能抢答。3、在抢答开始后，有任一人抢答，都有声光报警，显示此人的编号，同时禁止其他人抢答。按下开始抢答按钮后，进入下一题抢答。4、电路设计一个30秒倒计时显示器，时间到后，不允许任何人抢答，同时声光报警。三、课程设计工作要求：1、理解所选择题目功能要求，选择设计方案，完成电路原理框图设计。2、选择集成器件，完成单元电路设计。3、完成整体电路设计，画出电路原理图，并使用仿真验证分析功能。4、画出安装布线图，归纳元器件清单，申领器件，完成PCB制版，完成实物安装。5、实验室硬件调试及验收。6、完成课程设计报告。目录一、设计方案选择及电路原理方框图...........................................................................................12、单元电路设计...........................................................................................................................2（一）单元电路一：八人抢答器...........................................................................................2（二）单元电路二：倒计时模块...........................................................................................3（三）单元电路三：倒计时控制模块...................................................................................5（四）单元电路四：抢答控制电路.......................................................................................5（五）单元电路五：计分器...................................................................................................6三、总体电路原理图及仿真分析...................................................................................................6四、布线图及元器件清单表...........................................................................................................7五、调试过程中所遇到的问题及解决方法（实验箱搭建电路进行调试）...............................9六、硬件电路工作分析（在实验箱和实验板上进行）...............................................................9七、专周总结.................................................................................................................................111、题目：八人抢答器电路...................................................................................................112、技术：运用数字电路技术和部分模拟电路技术...........................................................113、不足：...............................................................................................................................114、专周个人体会与总结.......................................................................................................11报告正文摘要：本文基本阐述了一种集抢答、定时、报警，计分，数码显示、能够自锁的多功能8路数字抢答器的设计思路，并应用Multisim进行了电路设计与仿真，仿真结果证明该电路设计合理，具有比较可靠的工作方式和更强的适用性，达到了预期的设计目的和要求，在实际生活中具有很强的实用性。关键词：抢答器；锁存器；译码；编码；555秒脉冲产生电路；计数器一、方案一设计方案选择及电路原理方框图本方案由三个模块构成：抢答器电路，倒计时电路，控制电路。抢答器模块：利用74hc573和74LS32构成互锁电路，再利用74hc573、74LS148和74LS48以及七段共阴构成抢答器显示电路。倒计时模块：利用NE555多谐振荡器和两片十进制同步可逆计数器74LS192，再利用74LS47和七段共阳数码管，最后根据T=0.7（R12R2）C，选择相关电阻和电容，构成倒计时电路。控制模块：综合利用7个NPN三极管搭建非门5个，或门一个、74LS08一片、以及各芯片输出控制端，构成控制电路。方案二本方案由三个模块构成：抢答器电路，倒计时电路，控制电路。抢答器模块：利用74LS373和74LS32构成互锁电路，再利用74LS373、74LS148、74LS04和74LS47以及七段共阳构成抢答器显示电路。倒计时模块：利用NE555多谐振荡器和两片十进制同步可逆计数器74LS192，再利用74LS47和七段共阳数码管，最后根据T=0.7（R12R2）C，选择相关电阻和电容，利用74LS192的置数端来构成N十进制的减法计数器倒计时电路。控制模块：利用八输入与非门74LS30、六位反向器74LS04、四二输入或门74LS32、四二输入与门74LS08、三输入与门74LS11组成控制电路。方案选择：方案二设计使用芯片过多，造成电路复杂，成本高，且很多芯片管脚并未完全使用，最终选择使用三极管搭建非门以及或门改善电路结构，降低成本，最终选择方案一。1电路原理方框图控制电路2、单元电路设计（一）单元电路一：八人抢答器1、集成器件介绍。74LS373D：八D锁存器(3S,锁存允许输入有回环特性)，373为三态输出的八D透明锁存器引脚图74LS148：74ls148优先编码器管脚功能介绍:为16脚的集成芯片，电源是VCC(16)，GND(8),I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。引脚图2此文档是由网络收集并进行重新排版整理.word可编辑版本！