南京信息职业技术学院
电子产品设计报告
作者 **** 学号 **** 系部电子信息学院
专业电子信息工程技术
题目数字频率合成器的设计
指导教师
完成时间: 2013 年 6月 25日
电子产品设计报告摘要
引言
随着电子技术的发展,当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流迅猛发展的引擎就是日趋进步和完善的设计技术。目前数字频率计的设计可以直接面向用户需求,根据系统的行为和功能要求,自上至下的逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件。上述设计过程除了系统行为和功能描述以外,其余所有的设计过程几乎都可以用计算机来自动地完成,也就是说做到了电子设计自动化(EDA)。这样做可以大大地缩短系统的设计周期,以适应当今品种多、批量小的电子市场的需求,提高产品的竞争能力。电子设计自动化(EDA)的关键技术之一是要求用形式化方法来描述数字系统的硬件电路,即要用所谓硬件描述语言来描述硬件电路。所以硬件描述语言及相关的仿真、综合等技术的研究是当今电子设计自动化领域的一个重要课题。硬件描述语言的发展至今已有几十年的历史,并已成功地应用到系统的仿真、验证和设计综合等方面。到本世纪80年代后期,已出现了上百种的硬件描述语言,它们对设计自动化起到了促进和推动作用。但是,它们大多各自针对特定设计领域,没有统一的
,从而使一般用户难以使用。广大用户所期盼的是一种面向设计的多层次、多领域且得到一致认同的标准的硬件描述语言。80年代后期由美国国防部开发的VHDL语言(VHSIC Hardware Description Language)恰好满足了上述这样的要求,并在1987年12月由IEEE标准化(定为IEEE std 1076--1987标准,1993年进一步修订,被定为ANSI/IEEE std 1076--1993标准)。它的出现为电子设计自动化(EDA)的普及和推广奠定了坚实的基础。据1991年有关统计
明,VHDL 语言业已被广大设计者所接受。另外,众多的CAD厂商也纷纷使自己新开发的电子设计软件与VHDL语言兼容。由此可见,使用VHDL语言来设计数字系统是电子设计技术的大势所趋。
1. 数字频率合成器的设计
1.1数字频率合成技术简介
随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展,
对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越
高。频率合成的方法主要有三种:直接合成模拟式频率合成、直接数字频率
合成和锁相频率合成。通过对频率进行加、减、乘、除运算, 可从一个高
稳定度和高准确度的标准频率源, 产生大量的具有同一稳定度和准确度的
不同频率。频率合成器的技术复杂度很高, 经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器(DDS)三个发展阶段。
直接合成模拟式频率合成器是通过倍频器、分频器、混频器, 对频率进行加、减、乘、除运算, 得到各种所需频率。直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是, 直接合成模拟式频率合成器不能实现单片集成, 而且输出端的谐波、噪声及寄生频率难以抑制。因此, 直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高, 但外围电路仍然较复杂, 且容易受外界干扰, 分辨率难以提高,其它指标也不理想。DDS技术是从相位概念出发直接合成所需波形的一种新的频率合成技术, 具有频率分辨率高、频率变换速度快、相位可连续线性变化等优点, 在基于数字信号处理的现代通信频率控制中已被广泛采用。
1.2数字频率合成技术发展概况
1971年,美国学者提出了以全数字技术,从相位概念出发直接合成所需波形的一种新的频率合成原理,称之为直接数字频率合成器(DDS)。这是频率合成技术的一次重大革命,但限于当时微电子技术和数字信号处理技术的限制,DDS并没有得到足够的重视。随着现代超大规模集成电路集成工艺的高速发展,使得数字频率合成技术得到了质的飞跃,它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面,已远远超过了传统频率合成技术所能达到的水平。但是由于DDS数字化实现的固有特点,决定了其输出频谱杂散较大,从20世纪80年代末开始通过深入的研究认识了DDS杂散成因及其分布规律后,对DDS相位累加器进行了改进,ROM数据进行了压缩,使用了抖动注入技术,以及对DDS工艺结构和系统结构进行了改进。但工艺的完善并没有彻底解决DDS中DAC的瞬态毛刺和非线性这些固有缺陷,而这些问题还会随着温度变化和电路工艺引入的数字噪声等发生随机变化,它们所带来的输出信号频谱质量劣化很难改善。近几年来,随着DDS技术的不断完善和发展,其输出频率、杂散、相位噪声、功耗、集成化等各项性能指标较早期产品已有大大提高,出现了一系列的优
1.3频率合成器的设计任务
利用锁相环和中小规模集成电路设计并制作一个数字频率合成器,设计要求如下:
1)设计指标:
(1)要求频率合成器输出的频率范围;
(2)频率间隔为;
(3)基准频率采用晶体振荡频率,要求用数字电路设计,频率稳定度应优于;
(4)数字显示输出频率;
(5)频率调节采用计数方式,电路设计中要求有消抖动设计。
2)设计要求:
(1)要求设计出数字锁相式频率合成器的电路。
(2)数字锁相式频率合成器的各部分参数计算和器件选择。
(3)数字锁相式频率合成器的仿真与调试。
3)制作要求:
自行装配和调试,并能发现问题解决问题。测试主要参数:包括晶体振荡器输出频率;1/M分频器输出频率;1/N可编程分频器的测试;锁相环的捕捉带和同步带测试2 数字频率合成器的组成
2.1 直接式频率合成器
典型的直接式频率合成器组成框图如图4-1所示。它由参考振荡器、参考分频器、鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器等部分组成。
频率控制编码
继续阅读