本科毕业论文__基于单片机的电子式电能表设计与研究

本科毕业__基于单片机的电子式电能表与研究 xxx大学学士学位论文 基于单片机的电子式电能表设计与研究 摘要 随着经济的迅速发展，用电量日益增加，为电网的稳定运行带来了诸多不良因素。国家采取多费率用电政策，以消峰填谷，平衡用电。复费率电能表己经大规模取代了单一费率电能表。随着单片机技术的日益发展，以单片机为主控芯片的电子式电能表的生产已成规模。但是价格低廉、运行稳定、可靠性高、抗干扰能力强的电子式电能表还有待开发。 论文在对电能计量和数字信号处理理论研究的基础上，以美国ADI公司生产的ADE7755为电能计量芯片，以89C52为主要控制芯片，利用单片机技术，设计开发了一款单相复费率智能电子式电能表。硬件外围电路采用模块化设计。其中电压电流采样模块实现了将电网中的不可直接测量的大电压大电流转变成为可以用来处理测量的小电压小电流。电源模块为整个智能电表提供了稳定的电源。数据存储模块，红外通信模块和RS485通信模块的设计完成了电能信息的及时存储和交换。显示控制模块为用户提供了清晰，实时的电量信息。软件分为启动前的动态自检程序，计量电量的电能脉冲采集程序，数据信息处理和交换的数据存储程序，通讯中断子程序。在单片机的核心控制下，实现了电子式电能表电能分时段计量、数据通信等功能。 关键词 电子式电能表;ADE7755;电能计量;信号处理 - I - xxx大学学士学位论文 The design and research of electronic watt-hour meter based on single chip Abstract With the development of economy and the increase of the electrical quantity, the running of the electric fence is threatened heavily. The government of china has adopted the policy of different prices of the electrical power, in order to keep balance of the electrical quantity consumption. Multi-rate watt-hour meter has taken the position of the single-rate watt-hour meter widely. With the development of single-chip technology, the research of electronic watt-hour meter is produced in a huge range. But, the low-price watt-hour meter which runs stably and has strong ability to resist interference still need to be designed. The paper is based on the research of electric energy measurement theory and digital signal processing theory, mainly utilizes chip ADE7755 produced by ADI company to measure power, single chip 89C52 to control the whole system. The paper finished the design of the single-phase intelligent Multi-rate watt-hour meter. he peripheral hardware adopted module design. Voltage and electricity module T converts the high voltage and electricity to low ones that can be measured. The source module provides the whole system stable power. Data storage module, infrared communication module and RS485 module can storage and exchange the power information. LCD module provides users with clear and real-time energy information. Software includes dynamic checking module, power pulse collection module, data storing and exchanging module, interrupted communication module. Under the control of the single chip 89C52, the whole system can measure the electrical quantity in different periods of time and finishes the data exchanging. Keywords Electronic watt-hour meter; ADE7755; Electric energy measurement; Signal processing - II - xxx大学学士学位论文 目录 摘要 ............................................................................................................................ ...? Abstract ......................................................................................................................... ? 第1章 绪论 ................................................................................................................... 5 1.1 课背景 .............................................................................................................. 5 1.2 电子式电能表概述 .............................................................................................. 5 1.2.1 电子式电能表发展历史 ............................................................................... 5 1.2.2 电子式电能表的分类 ................................................................................... 6 1.2.3 电子式电能表的特点 ................................................................................... 6 1.3 国内外电子式电能表的发展概况 ...................................................................... 7 1.3.1 国外电子式电能表的发展概况 ................................................................... 7 1.3.2 国内电子式电能表的发展概况 ................................................................... 8 1.4 论文研究内容 ...................................................................................................... 9 第2章 电子式电能表电能计量基础 ......................................................................... 10 2.1 电子式电能表的电能计量原理与方法 ............................................................ 10 2.1.1数字乘法器 .................................................................................................. 10 2.1.2 有功电能的计量 ......................................................................................... 12 2.1.3 无功电能的计量 ......................................................................................... 12 2.1.4 最大需量的计算 ......................................................................................... 13 2.2 电能参数的测量原理 ........................................................................................ 14 2.2.1电压电流有效值的计算 .............................................................................. 14 2.2.2功率因素的计算 .......................................................................................... 14 2.3本章小结 ............................................................................................................. 14 第3章 电子式电能表的硬件设计 ............................................................................. 16 3.1 电能表总体设计框图 ................................................................................ 16 3.2 电压电流采样模块 ............................................................................................ 17 3.3 电能计量模块 .................................................................................................... 18 3.3.1 ADE7755芯片 ............................................................................................. 18 3.3.2 ADE7755芯片引脚功能 ............................................................................. 20 3.3.3 电能计量电路设计 ..................................................................................... 22 3.4单片机最小应用系统 ......................................................................................... 23 3.5电源模块 ............................................................................................................. 24 3.5.1系统电源的工作原理 .................................................................................. 24 3.5.2系统电源的硬件电路 .................................................................................. 25 3.6时钟模块 ............................................................................................................. 27 3.7数据存储模块 ..................................................................................................... 28 3.8 RS-485通信模块................................................................................................ 29 - III - xxx大学学士学位论文 3.9 红外通信模块 .................................................................................................... 31 3.9.1 红外通信原理 ............................................................................................. 31 3.9.2 红外发射电路 ............................................................................................. 32 3.9.3 红外接收电路 ............................................................................................. 32 3.10 看门狗电路 ...................................................................................................... 33 3.11 键盘及显示控制电路 ...................................................................................... 35 3.12 本章小结 .......................................................................................................... 36 第4章 电子式电能表的软件设计 ............................................................................. 37 4.1 主程序 ................................................................................................................ 37 4.2 动态自检程序 .................................................................................................... 38 4.3电能脉冲采集程序 ............................................................................................. 39 4.4 数据存储程序 .................................................................................................... 40 4.5 通讯中断子程序 ................................................................................................ 43 4.6 本章小结 ............................................................................................................ 45 结论 ............................................................................................................................... 46 致谢 ............................................................................................................................... 47 参考文献 ....................................................................................................................... 48 附录A ........................................................................................................................... 49附录B ........................................................................................................................... 54 附录C ........................................................................................................................... 58 - IV - xxx大学学士学位论文 第1章 绪论 1.1 课题背景 在我国目前使用的电能表中，由于产品价格等因素，机械式电能表仍占大部分。据山东省技术监督局2000年底对该省机械式电能表进行抽查的结果中看，使用了两年的机械式电能表几乎都达不到计量精度要求，相当比例的电能表计量误差较大。而且机械式电能表功耗较多、体积较大、功能简单，需要人工抄表。这是由机械表的结构原理所决定的。 随着我国电力的发展和人们生活中家用电器的普及，用电量日益增大，并月用电的高峰和低谷存在较大的差距;电力系统网络结构日益复杂庞大，用传统的方法已无法实现当代供电和用电管理系统的需要。现代化的供、用电管理方法要求电能表具有分时计价和自动远程抄表等功能。微电子技术、计算机技术和通信技术的高速发展为电子式电能表的迅速进步和日益成熟的提供了强大的技术支撑。 近年来我国的城市居民住宅建设发展十分迅速，随之而来楼房所用电能表的数量也日益增多，人们常常简单地将市场上现有的商品化电能表集中挂成一面“表墙” 。当用户较多时，将给使用、维护和管理带来诸多不便。用什么样的电能表更有利于电能计量管理呢。研究表明，从我国目前一个公寓楼房单元通常住有十几户甚至几十户的实际出发，开发和应用集多表位于一体的、多用户多功能组合式新型电子电能表具有重要意义。 本课题从一个崭新的角度出发，将微电子技术、计算机技术和通信技术结合运用于实践，把目前分散计量的电能表数据通过单片机进行集中采集处理，研究设计了一种适合我国城镇居民用电计量的多用户单相电子电能表。它由电能专用芯片来测量各用户的电能，采用单片机作为数据处理中心，基本型的多用户电能表可同时实现对多个用户进行电能集中计量与管理，其功能有:电能计量、功率计量、多费率电价计算、数据显示与查询、数据存储、监视与控制和数据传输等。这种电能表由于运用单片机技术在确保电子电能表的测量精度和各项功能齐全的前提下，缩小了整机体积，使每户分摊的成本大大降低。并且这种电能表能够通过低压电力线载波扩频通信接口组成远程自动抄表系统，便于供电部门对居民的用电情况进行实时抄收、数据汇总和监控，为电力部门进行现代化管理提供一种有效的手段。作为配电自动化系统的重要组成部分，在电子式电能表日益成为市场主流的今天，它将有很好的推广应用前景。 1.2 电子式电能表概述 1.2.1 电子式电能表发展历史 电子式电能表诞生于20世纪40年代，由欧洲的公司制造。它的诞生得益 - 5 - xxx大学学士学位论文 于电子技术的发展。在20世纪80年代之前，电子式电能表并没有显现出它的巨大生命力和活力，它的应用局限于高精度电能表，标准表和检验装置，其成本也比较高，性能和可靠性并不比机械表优越很多。 在20世纪80年代末、90年代初，电子技术发展迅速，电子式电能表也取得了飞跃的发展，国外大公司推出了全电子式多功能电能表，如斯伦贝谢、LANDISG、GYR和美国GE公司，但是价格非常昂贵。 国内电子式电能表产品是20世纪90年代出现的。首先是成都曙达公司推出的机电一体式电能表，珠海恒通仪表有限公司在1993年率先推出的电子式单相电能表，宁夏宁光仪表有限公司推出了电子式三相有功电能表，湖南威胜电子有限公司也于同年推出了集有功计量和无功计量于一表的电子式三相多功能电能表，填补了国内空白。三家公司作为中国电子式电能表巾场和产品的开拓者，他们的实践和努力为电子式电能表的发展打下了基础。 随着国家城乡电网改造工程的开展，国内电子式电能表厂家如雨后春笋不断涌现，无论是高档、高精度三相电能表，还是低档、低精度单相电能表都有大量的、性能优越的产品。电子式电能表在技术上从模拟乘法器到数字乘法器，性能越来越好，设计水平和生产工艺水平不断提高，而价格越来越低，大规模批量生产工艺也非常成熟，已形成了一个非常有活力、欣欣向荣的产业。到2005年，国内生产厂家已达到600多家，极大地满足了市场的需求，这也进一步推动了电子式电能表的市场发展和产品性能的提高。 1.2.2 电子式电能表的分类 电子式电能表的分类方法很多，根据分类的角度不同，通常有以下几种: 1、按规格分类有:单相电子式电能表、三相电子式电能表。 2、按接入方式分类有:经互感器接入式电子式电能表、直接接入式电子式电能表。 、按功能分类有:有功电子式电能表、无功电子式电能表、有功无功组合3 电子式电能表、有功复费率电子式电能表、最大需量电子式电能表、多功能电子式电能表。 4、按原理分类有:模拟乘法器型、数字乘法器型等。 1.2.3 电子式电能表的特点 在短短的十几年时间内，电子式电能表得到如此大的发展，是因为与普通感应式电能表相比，在性能和功能方面有很大的优势。 1、功能强大 电子式电能表可实现正、反向有功、四象限无功、复费率、预付费、远程抄表等功能。特别是采用A/D转换原理的电能表，其功能的扩展十分方便;普通感应式电能表受其结构和原理的限制，要进一步扩展其功能很困难。 2、准确度等级高且稳定 感应式电能表的准确度等级一般为0.5~3级，并且由于机械磨损，误差很 - 6 - xxx大学学士学位论文 容易发生变化;而电子式电能表可方便地利用各种补偿技术轻易地做到较高的准确度等级，一般为0.1~1级，并且误差稳定性很好。 3、启动电流小，差动曲线平整。感应式电能表要在0.3,下才能启动并计 ,下就可启动计量。 量;而电子式电能表非常灵敏。在0.1 4、频率响应范围宽 感应式电能表的频率响应范围一般为45~55Hz;而电子式多功能电能表的频率响应范围为40~2000Hz。 5、受外磁场影响小 感应式电能表是依靠磁场的原理进行计量的，因此外界磁场对表计的影响较大;而电子式多功能电能表主要是通过乘法器进行运算的，受外磁场影响较小。 6、过载能力大 感应式电能表一般只能过载4倍;而电子式多功能电能表可过载6~10倍。 7、防窃电能力强 窃电是我国城乡用电中一个无法回避的现实问题。感应式电能表由于自身的局限，防窃电能力较差;电子式电能表从基本原理上难以实现一定的防窃电功能。 8、强大的事件记录功能 具有强大的事件记录功能是电子式电能表的又一大特色。电子式电能表采用CPU作为管理功能的核心，可以实现大量的事件记录、监控功能，如:失压、失流、过压、过流、编程、开盖、电压合格率等;这些是感应式电能表所缺少的。 9、便于安装使用 感应式电能表的安装有严格的要求;而电子式电能表采用静止式的计量方式，因此不存在上述问题，加上体积小、重量轻，便于使用。 表1-1列出了两种电能表的性能比较。 表1-1 感应式电能表与电子式电能表的性能比较 类别 感应式电能表 电子式电能表 准确度(级别) 0.5,2.00.01,2.0 频率范围(Hz) 45,55 40,2000 启动电流 II0.003 0.001 bb 外磁场影响 大 小 1.3 国内外电子式电能表的发展概况 1.3.1 国外电子式电能表的发展概况 1、电力工业发展初期曾用电解化学原理电能表计量收费，1890年，发明了感应式电磁原理电能表沿用至今已有100多年。随着电费制度的发展，提出分时计量、需量计量预付费等要求，特别是19世纪70年代以来各国酝酿发展 - 7 - xxx大学学士学位论文 电力市场又提出实时电价、负荷曲线计量、双工通讯、远方采集数据、记录负荷曲线和电能质量、控制负荷以及费率编程等要求，原来的感应式电能表虽经多方面改进扩充，已很难满足电力市场日益发展的功能和要求。 、20世纪中叶，开始随着微电子和信息产业的发展，新技术有力的支持2 电能表的革新，先是有高精度电子式标准电能表的出现满足了校验技术要求，继而70年代已开始商业化应用电子式电能表于大工业用户电能计量。 3、国外家用计费用电子式电能表出现于1983年，到1988年已实用化。如英国在Felixs-towe的一个电能表厂1985~1988年间已累计生产单相电子式电能表183万只，供英国的15个配电公司，占有市场份额40%，且年返修率仅0.1%。 4、世纪之交，电力市场改革浪潮遍及全球，各国电力公司都认识到市场竞争的核心是表计。特别是用户选择供应商和实时电价，要求表计有灵活、可靠的双向通讯功能和不同制造商生产表计在电力市场技术支持系统中的兼容性，因而提出了标准化和兼容性问题。在欧洲著名表厂创导下成立了DLMS(计量部件描述语言消息规范)用户协会，DLMS已构成IEC有关表计规约标准的基础。北美也以ANSI为基础实施标准化。因为现有系统中已运行着众多制造厂不同年代制造的表计，故美国Itron公司于1986年推出能兼容100多制造厂表计规约的MV-90表计数据采集编译系统，广泛应用于北美和世界各地电力市场，起了较大作用。 5、国际上电子式电能表经过50多年发展，开始都是基于模拟量乘法器原理的，在历史上曾有过多种原理线路，后来演变为时分割(Time di-vision)和霍尔效应(Hall effect)两种乘法器。美国Govzelnik对这两种乘法器的特点曾作比较。到目前标准电子式电能表和安装式计费电子式电能表中较多用时分割乘法器于0.2级表计，而霍尔乘法器只用于0.5级及以下安装式计费电能表。由于数字技术的迅速发展，目前已有趋势全部更新为A/D转换，计算机处理方法，这样也更有利于实施负荷控制、记录电能质量、负荷曲线、发展表计的通信功能和确保高准确度。 1.3.2 国内电子式电能表的发展概况 1、我国20世纪70年代开始用电子式标准电能表，先是进口后来到80~90年代国内已能商业化生产0.05%级电子式标准电能表，也已研制出更高准确度等级的标准电能表。 2、计费用电子式电能表在我国应用和制造发展都很快，从20世纪90年代开始到现在已大量使用只花了十多年就为广大电力公用企业接受。 3、随着电力市场化改革的不断深入，我国网、省电网各级关口表在各级电能计量数据采集系统建设，大部分已更新为电子式电能表。且均为进口表计，总数近万只，运行情况较好。MV-90多开发商表计数据采集、编译系统也已在运行中表现其良好兼容性。 4、各地在普及实施分时电价的过程中，大用户(大于100kW)电能表大部分 - 8 - xxx大学学士学位论文 更新机械电子式电能表，也有不少省局直接采用进口的0.5级电子式电能表，总计已达数万只。国产0.5级电子式电能表也开始在部分地区实用。 5、1993年由国内厂商试制成功单相电子式电能表后，1994年起在华东试 000只，第一年故障率小于1%。这批表至今已连续运行6年以上，基层用用2 电管理部门欢迎，因而装用量增长很快。单相电子式电能表的专用芯片据报道1998年全国产量500万片，而2000年新一代芯片ADE7755在中国销量超过1000万片。由此可以推论1998~2000年每年单相电子表产量均有数百万台。仅江苏、浙江两省不完全统计，单相电子式电能表装用量均大于100万台。以此可以推论全国装用量应不少于数百万台。单相电子式预付费用卡电能表也有相当大装用量。 1.4 论文研究内容 本课题主要完成三个方面的内容: 1、设计一种全数字低功耗多功能复费率的电度表，计量和控制精度高，功耗低，稳定性好，工作可靠，能够实现电量分时计量计费，具有通讯接口实现远程抄表等功能，当掉电时能够将重要信息保存起来。 2、通过硬件的设计使电能表完成比较准确的电能计量，使电表在环境恶劣的情况下具有一定抗干扰能力。 3、通过软件设计能够使电能表运行稳定，可靠，同时具有一定的智能纠错功能。 - 9 - xxx大学学士学位论文 第2章 电子式电能表电能计量基础 电能的测量方式有电解式、感应式、电子式，目前在实际应用中最常用的为感应式和电子式两种。以下对电子式电能表工作原理进行介绍，并介绍基于Δ-?A /D转换器的数字乘法器的工作原理以及基本电能量的计量原理和电能参数的计算方法。 2.1 电子式电能表的电能计量原理与方法 电子式电能表中起主要作用的是电能测量单元，其作用是将输入电压与电 8流变换成与功率成一定比例关系的脉冲信号，送至分频和计数。它是电子式电能表的关键，其测量精度直接决定电能表的精度和准确度。电子式电能表的电能测量单元种类繁多，其中乘法器是该单元的核心组成部分。乘法器的类型决定了电子式电能表电能测量单元的结构。由此大体可分为以模拟乘法器为核心和以数字乘法器为核心两类。模拟乘法器的又分为热电转换型、霍尔效应型、时分割型等;数字乘法器则以微处理器为核心的高精度A/D型为代表。初期的电子式电能表以时分割型为主的较多，目前的电子式电能表则以数字乘法器为主。本文主要介绍数字乘法器原理，在此基础上本节还将对基本电能量的计量原理进行阐述。 2.1.1数字乘法器 数字乘法器型电子式电能表是以微处理器为核心，将经过采样网络变换的被测电压和电流信号由A/D转换器完成数字化处理，然后微处理器对数字化的被测对象进行各种判断、处理和运算，从而可实现多种功能。 利用作图法可求得一个周期内各采样点的功率，图2-1为分时采样与采样点功率。从图2-1可以看到各采样点功率pt()为 k ptutit()()(), (2,1) kAkAk p一个周期T内平均功率为 1utitutitutit，，p[()()...()()...()()]= AAAkAkAnAn11n n1 = (2,2) utit()(),AkAkn 1,k pt()即各采样点功率为 k ptutit()()(), (2,3) kAkAk p则一周期内平均功率为 n1p = (2,4) utit()(),AkAkn 1,k W,,,ttT令，则一个周期内的电能为 kk,1 - 10 - xxx大学学士学位论文 n1 (2,5) Wutitt,,[()()],kkn,1k ,,t0 若，则有 T (2,6) WutitdTUI,,,()()cos,0t 式(2,5)说明将各采样点的电流、电压相乘积的累加和再乘以采样周期就是平均电能。式(2,2)是一个数值计算，由微处理器可以轻松完成。这种方法通过模数转换器(也称A/D转换器)把交流电压、电流模拟量转换为数字量。如果100采样一次，而工频50Hz的交流电压、电流的周期就是20ms，则一个us 周期内可采样200次。研究指出，利用高精度A/D转换器，增加采样次数就可以将电能计算得很准确。这种测量方法的误差来源主要有采样频率、A/D转换器的转换精度，取样电路及其后的放大线路元器件的分散性造成的幅值和相位误差。误差补偿可通过硬件电路和软件程序来实现。 图2-1 分时采样与采样点功率 数字型乘法器的实现电路可由单片机、A/D转换器、采样保持器、多路模拟开关和显示器等部分组成。这种电路的硬件部分元件多、体积较大;而其软件也较复杂，因为数据采集、计算、积分等都是通过数字电路来实现的。由这样方法设计的电能表的可靠性较差，特别对于大批量生产工艺来说更不合适。 由于计算机技术的发展和ASIC技术的应用，使开放专用芯片的工作相对容易。这种专用电能计量模块不仅集成了乘法器、P/F变换电路，而且还包含有其他电路，如相位调整电路、电源检测电路、接口电路等，采用这些模块只需配以少量的外围电路就能实现满足不同需要的电子式电能表。数字型乘法器以 - 11 - xxx大学学士学位论文 A/D变换原理也分为两类;用逐次比较型A/D进行采样的数字乘法器和用Δ-Σ原理进行A/D转换的数字乘法器。 因为数字乘法器型的电能测量专用电路利用位数较多的A/D转换电路或自动量程转换电路，在原理上可达到很高的测量准确度，且它在一定周期内对电压、电流信号进行采样处理的方法，可保证了测量准确度可不受高次谐波的影响;并且其精度、线性度、稳定性和抗干扰能力等方面都优于模拟乘法器电路，具有更好的发展前景。 2.1.2 有功电能的计量 作为电能表，最重要的功能就是电能计量。电能计量包括有功电能和无功电能的计量，其中有功电能计量可简单地描述如下: 设在t时刻负载两端的交流电压和流过负载的交流电流的表达式为: (2,7) utuwtUwt()sin2sin,,m (2,8) itiwtIwt()sin()2sin(),,,,,,m 其中时刻电压瞬时值;时刻电流瞬时值;电压峰值;utt(),itt(),um(), U,I,电流峰值;电压有效值;电流有效值;电压与电流相位差;Im(),,, 角频率。 w, 为 则在一个周期内平均有功功率p 11TTputitdUwtIwtd,,,,,, ()()sinsin()00tmmtTT 1T,,,,,UIwtdUI,,, (2,9) [coscos(2)]cos0tT W一个周期内的电能为 T (2,10) WutitdTUI,,,()()cos,0t 各种乘法结构的电能计量单元都是以式(2,10)为理论基础形成的。 当用计算机处理时，需要将连续量离散化，用和式代替积分。若以?t的时间间隔对电压和电流进行采样，用N表示每周期采样的次数(即T=N*?t)，则有功电量公式可以表示为: T (2,11) Wukik,,()(),,1k 式中、分别代表电压、电流的第k次采样值，N为采样总点数，计算uk() ()ik 机软件就可按公式2,11计算出被测的有功能量。?t取得越小，则计算结果越准确。 2.1.3 无功电能的计量 无功电量反映了储能元件L或C在一个周期内能量交换的规模，即电能与磁场能或电场能交换的规模，其规模大小用能量交换的最大速率来表示。 一般周期信号电路的有功功率由式(2,9)表示。单相正弦电路的无功功率的 - 12 - xxx大学学士学位论文 定义式为: (2,12) QUI,sin, U其中、分别为电压、电流有效值，在物理上体现为正弦的电压波形与电I, 流波形之间的相位差。 在这里会面临以下两个有待解决的问题: 1) 如何得到式(2,12)的离散化表达式; 2) 因为非正弦电路的无功功率不能简单地体现为电压波形与电流波形之间的相位差，因此不能以表示，在这种情况下如何求得非正弦电路的无功UIsin, 功率。 下面就是解决上述问题的两个方法: 1(数字移相法 式(2,12)可变换为: , (2,13) QUI,,cos(90), ,由式(2,13)可以看出，用电压采样值乘以滞后电压90的电流采样值然后累加可以求得无功功率，即无功功率的离散化计算公式为: N1N (2,14) ,，Qunin()(),N4,1n 这种计算称为无功功率的简单数字移相法，它要求被测信号为严格的正弦波情况，换句话说，它不能对含有谐波的电路进行准确的无功功率计量。 2(视在功率法 实际运用中，电网还存在一些谐波成分，用(2,14)计算无功功率将产生较大误差，因此应该用下述方法进行无功功率的计算。 USUI,I分别求出有效值、，然后求出视在功率，则有: 22 (2,15) QSP,, 这种方法只要满足采样定理，在原理上可以实现对含有谐波的电路的有功和无功功率的计量，并进而可推演出其它量的计量。 2.1.4 最大需量的计算 最大需量定义为一个月内平均30分钟或15分钟内消耗的功率的最大值。 t2,pdtt1P, (2,16) maxtt,21 tttttt, 其中,为时刻，,的差等于15或30分钟。在一段时间内，记221121 Ptt录下的最大值和发生的时刻，一般情况下,采用滑差方式，每过一分钟max21 tttt,,增加，但的差值保持不变，固定为15或30分钟。 2121 - 13 - xxx大学学士学位论文 2.2 电能参数的测量原理 2.2.1电压电流有效值的计算 根据电工原理，周期性变化的电压、电流信号的有效值为: 1T2 Uutd,, (2,17) ()0tT 1T2Iitd,, (2,18) ()0tT 式中T为信号周期。 式(2,17)、(2,18)离散化得: N,112Uun,() (2,19) ,Nn,0 N,112Iin,() (2,20) ,Nn,0 式中和分别为被测电压、电流信号经采样保持、模数转换后的离in()un() 散序列。N为一个工频周期内的采样点数。 2.2.2功率因素的计算 功率因素是指负载上的有功功率与视在功率的比值，即: Pcos,, (2,21) S 式中的就是电压与电流之间的相位角。 , 功率因素作为电力系统中的一个重要指标，其大小体现了电网运行质量的高低，是电力部门调节电网时重点参考的数据。在实际应用中，如果功率因素太低，表示输出功率中无功功率所占比例很大，会有如下所列的不良后果: (1)电源设备不能充分利用。 功率因素越低，电源设备所能发生的有功功率越小，其容量将不能充分利用。 (2)在线路中将会引起较大的电压跌落和功率损失。 PII 在线路中,,越低，则通过线路的就越大，导线的能量损失cos,ucos, 和导线电抗电压降落就越大，线路的功率损失增加，则降低了使用效率，造成有功电能的浪费，而线路的电压降增加，会使负载两端电压降低，影响正常使用。 2.3本章小结 电子式电能表中起主要作用的是电能测量单元，其作用是将输入电压与电 - 14 - xxx大学学士学位论文 流变换成与功率成一定比例关系的脉冲信号，送至分频和计数。它是电子式电能表的关键，其测量精度直接决定电能表的精度和准确度。乘法器是电能测量单元的核心组成部分。数字型乘法器的实现电路可由单片机、A/D转换器、采样保持器、多路模拟开关和显示器等部分组成。 电能的测量包括有功电能的测量和无功电能的测量以及最大需量的测量。 电压电流的有效值以及功率是电能测量的重要参数。 - 15 - xxx大学学士学位论文 第3章 电子式电能表的硬件设计 3.1 电能表总体设计方案框图 电子式电能表总体设计方案如图3-1，各种硬件模块构成了整个电子式电能表，每个硬件模块都有着不同的功能，在整个电能表硬件系统中都承担着一定的作用。模块和模块之间又通过MCU统一地联系在一起，共同形成了功能强大的职能电能表系统。各个硬件模块具体如下: 红外通信模块 键盘及显示控RS485通信模块 制电路 数据存储模块 89C52单片机 实时时钟 ADE7755电能计量芯看门狗电路 片 电源模块 电压采样 L 电流采样 N 图3-1 电能表总体设计方案框图 1、89C52单片机是整个电子式电能表硬件的核心部分，它是电能表的“大脑” ，外围所有的硬件模块都是在它的协调控制下完成工作的。单片机通过烧制在其中的各种程序，控制着其他硬件模块的工作状态。 2、ADE7755是电能计量芯片，在整个硬件电路中发挥着重要的作用。主要完成对电能量的计量，将模拟电能信息转化为单片机可以读取并且操作的数字电能信息。 3、电能采样模块是将电能表硬件系统与主电网进行隔离，使强电和弱电分 - 16 - xxx大学学士学位论文 开。将主网中的大电压，大电流转化为小电压，小电流，以便提供给计量芯片进行信号处理。 4、电源模块为整个电能表硬件系统正常工作供电，它通过电能变换将主电网中的220V交流降压，整流为5V的直流。在掉电的情况下，为了保证时钟的连续性和准确性，还有专用的电池供电。 5、实时时钟为复费率电能表提供准确的时间信息，以便于实现不同费率下电能的计量。 6、数据存储模块是所有电能信息的存储单元。单片机对存储器里的数据信息进行读操作时，将信息读出后送给其它模块使用。单片机对存储器里的数据信息进行写操作时，是将计量芯片计量的数据保存到存储器里的过程。 7、RS485通信模块和红外通信模块是电能表与外界设备进行数据交换的场所，RS485通信模块实现了单片机与上位机的通信。当上位机发出命令要求上传数据时，单片机就将数据通过RS485通信模块送出。上位机的数据也同样能够通过RS485模块下传给单片机。红外通信模块实现了单片机与抄表器之间数据交换。 8、显示模块可以将用电信息，时段信息，实时日期等清楚地显示在液晶屏上，供用户和抄表人员参考。 3.2 电压电流采样模块 一方面为了将电子式电能表的计量芯片与电力线隔离，另一方面又要完成电压电流的采样。前置模拟电压和电流取样电路一般有两种，一种是通过电阻分压和分流的方法获得的，另一种是通过电压互感器和电流互感器的方法获得。考虑成本等因素，本设计中电压采样选用电阻分压的接法，电流取样选用电流互感器。 1、电流通道 线路电流传感器的输出电压接到ADE7755的通道Vl，该通道采用完全差动输入，V1P为正输入端， V1N为负输入端。 通道1的最大差动峰值电压应小于470mV(有效值为330mV)。通道l有一个PGA，其增益可选择为1，2，8或16。如表3-1所示。这使传感器接口的设计大为简单。 表3-1 电流通道增益选择表 G1 G0 增益 最大差动信号 0 0 1 470mV , 0 1 2 235mV , 1 0 8 60mV , 1 1 16 30mV , V1P和V1N引脚上的最大差动电压为470mV，在这两个引脚上的差动信号必须以一个共模端作为参考点，如AGND。最大共模信号为 100mV。 - 17 - xxx大学学士学位论文 本设计选择电流互感器(CT)作为电流传感器。如图3-2所示通道1的共模电压是AGND，它是通过负载电阻的中间抽头接到AGND上的，对V1P和V1N上的模拟电压起到互补作用。CT的变比和负载电阻Rb的大小根据差动峰值电压而定。 图3-2 电流采样模块原理图 2、电压通道 电压通道采用电阻分压网络获得采样电压。 3.3 电能计量模块 3.3.1 ADE7755芯片 ADE7755是美国AD公司于近年推出专用于功率/电能测量的低成本集成电路，其技术指标满足GB/T17215-1998标准规定的准确度等要求。采用单+5V电源供电、低功耗(典型值15mW)的CMOS芯片。具有量程宽(负载能力可达4-6倍I)，精确度高(在1%-500%I动态范围内误差小于0.1%)，内部具有掉电、上电自bb 动复位电等性能优点。当发生短路、开路和旁路的情况时，除了具有输出指示外，还能以原精度继续计量。另外，ADE7755内部的空载阐值特性保证了它在空载时没有潜动。 ADE7755的结构原理图如图3-3所示。ADE7755主要由模拟信号处理电路和数字信号处理电路两部分组成。被测电压、电流转换为数字量后，接下来的信号处理都由数字电路实现。 - 18 - xxx大学学士学位论文 图3-3 ADE7755结构原理图 模数转换电路ADC(analog digital converter)是唯一的模拟电路，其他信号处理电路部分如相位校正环节、高通滤波器、乘法器、低通滤波器和数字-频率转换电路都是数字电路，从而保证了芯片强大的抗干扰能力和电能计量的高精度。 ADE7755的主要特点有: 1.高精度，在500:1的动态范围内误差小于0.1%，技术指标超过了 支持50/60Hz。 IEC1036标准的要求， 2.低频频率输出端Fl和F2提供平均功率信息; 3.高频频率输出端CF提供正比有功功率的瞬时功率信息，送至MCU的接口用可于校表或电能计量; 4.具有自校准的功能; 5.电流通道中的可编程增益放大器方便与传感器接口设计; 6.内有电源监控; 7.具有负功率指示功能REV，可用于防窃电。 ADE7755内有两个Σ-Δ结构的采样频率为900kHz的ADC，将电流调理信号和电压调理信号转换成数字量。电流通道(通道V1)的ADC的前端有可编程增益放大器PGA(programmable gain amplifier)，其输出经相位校正电路(消除高通滤波器的相位)和高通滤波器HPF(high-pass filter)以滤掉电流信号的直流分量，从而提高有功功率的计算精度。HPF输出的数字量与电压通道(通道V2)的ADC转换后的数字量相乘后所得的乘积，经低通滤波器LPF(low-pass filter)，获取有功功率分量。LPF输出的数字量经数字-频率转换器产生输出频率Fl，F2和CF。Fl和F2以较低频率形式输出有功功率平均值，可用于直接驱动机电式计数器，CF以较高频率形式输出有功功率瞬时值，送单片机接口计数可用于误差校准或电能计量。片内的电压监控单元对模拟电压连续监控，以 - 19 - xxx大学学士学位论文 保证在上电时ADE7755正确启动和高可靠性工作。 3.3.2 ADE7755芯片引脚功能 ADE7755芯片有24引脚的DIP和SSOP两种封装形式，引脚排列图如下: 图3-4 ADE7755引脚排列图 1、DV DD 数字电源引脚。该引脚提供ADE7755数字电路的电源，正常工作电源电压 uFnF应保持在5V士5%，该引脚应使用10电容并联100瓷介电容进行去耦。 2、AC/DC 高通滤波器HPF选择引脚。当该引脚输入高电平时，通道l(电流通道)内的HPF被选通，该滤波器所涉及的相位响应在45Hz至1kHz范围内在片内己得到补偿。在电能计量的应用中应使HPF选通。 3、AVDD 模拟电源引脚。该引脚提供ADE7755模拟电路的电源，正常工作电源电压应保持在5V士5%，为使电源的纹波和噪声减小到最低程度，该引脚应使用10 uFnF电容并联100瓷介电容进行去耦。 4、NC 不连接 5、V1P，V1N 通道l(电流通道)的正，负模拟输入引脚。完全差动输入方式，正常工作最大信号电平为士470mV。通道1有一个PGA。这两个引脚相对于AGND的最大信号电平为士1V。两个引脚内部都有ESD保护电路，这两个引脚能承受士6V的过电压，而不造成永久性损害。 6、V2P，V2N - 20 - xxx大学学士学位论文 通道2(电压通道)的正，负模拟输入引脚。完全差动输入方式，正常工作最大信号电平为660mV。相对于AGND的最大信号电平为1V。两个引脚内部,, 都有ESD保护电路，这两个引脚能承受士6V的过电压，而不造成永久性损害。 7、RESET 复位引脚。当为低电平时，ADC和数字电路保持复位状态，在RESET的下降沿，清除ADE7755内部寄存器。 8、REF in/out 基准电压的输入，输出引脚。片内基准电压标称值为2.5V8%。典型温度,系数为30ppm/?。外部基准源可以直接连接到该引脚上。无论用内部还是外部 uF基准源，该引脚都使用100钽电容和100nF瓷介电容对AGND进行去耦。 9、AGND 这是ADE7755模拟电路(即ADC和基准源)的接地参考点，该引脚应连接到印刷电路板的模拟接地面。模拟接地面是所有模拟电路的接地参考点，如抗混叠滤波器，电流和电压传感器等。为了有效地抑制噪声，模拟接地面与数字接地面只应有一点连接。星形接地方法有助于使数字电流噪声远离模拟电路。 10、SCF 校验频率选择。该引脚的逻辑输入电平确定CF引脚的输出频率。 11、S1，S0 这两个引脚的逻辑输入用来选择数字/频率转换系数。 12、G1，G0 引脚的逻辑输入用来选择通道1的增益。可能的增益是1，2，8和16。 13、CLKIN 外部时钟可从该引脚接入，也可把一个石英晶体接在CLKIN和CLKOUT之间，为ADE7755提供时钟源，规定时钟频率为3.579545MHz。 14、CLKOUT 把一个石英晶体接在CLKIN和CLKOUT之间，为ADE7755提供一个时钟源。 15、REVP 当检测到负功率时，即电压和电流信号的相位差大于900时，该引脚输出逻辑高电平。该输出没有被锁存，当再次检测到正功率时，该引脚输出复位。该输出的逻辑状态随CF输出脉冲同时变化。 16、DGND 这是ADE7755数字电路(即乘法器，滤波器和数字频率转换器)的接地参考点。该引脚应连接到印刷电路板的数字接地面。数字接地面是所有数字电路的接地参考点。 17、CF 频率校验输出引脚。其输出频率反映瞬时有功功率的大小。常用于仪表校验。 - 21 - xxx大学学士学位论文 18、F1，F2 低频逻辑输出引脚，其输出频率反映平均有功功率的大小。 3.3.3 电能计量电路设计 单相电子式电能表的电能计量电路如图3-5所示。 图3-5 电能计量电路 线路电压220V，基本电流I为10A，最大电流40A，动态范围400:1(规定准确度的电流范围为2%I~Imax，即200mA~40A);计度器的电表常数C为100imp/kWh，即ADE7755发100个脉冲，计度器记录1kWh电能;经CF输出脉冲常数为1600imp/kWh的电能脉冲;为满足电流通道的动态范围且留有充分的余 u,量，选用250的分流器;通过它将负载电流转换为电压，接到V1P和V1N引脚。线路电压经电阻网络分压，也降到允许的最大电压范围之内，接到V2P和V2N引脚。 负载电流为基本电流(10A)时，负载的功耗为P=220x10=2.2kW。乘以电表常数得I情况下的输出频率为 fF1 (3,1) fFPCHz12.2100/36000.06111,，,，, 从最大电流为40A并留有足够余量出发，则此时最高输出频率为 (3,2) fFPCHz18.8100/36000.24444,，,，, 本设计选择CF的脉冲常数为1600imp/kWh，通过跳线将逻辑输入引脚SCF， S1，S0的电平分别置“低”、“高”、“低”来设定。 利用分压电阻网络将220V线路电压降到242.3mV，则分压比为(220/0.2423):1=908:1。 为了给ADE7755提供必要的电流和电压转换，本设计采用简单的电阻分压 - 22 - xxx大学学士学位论文 u,网络和分流器来实现。分流器的材料为锰铜合金，阻值为250。通过跳线将逻辑输入引脚G1，G0都置高电平来设定通道1的增益为16，此时输入最大电压为30mV。最大负载电流时经分流器产生的电压为250x10x40x0.00142 =14.2mV，小于30mV的最大值。利用分压电阻R00~R09组成线电压衰减网络。这种电路的特点是，即使当衰减程度改变时，通道1和通道2之间仍然保持相位匹配。在对电表进行校验时，采用逐次逼近的方法:通过跳线接通或断开来改变串联电阻的总阻值，直到在V2N引脚得到合适的电压值，从而使CF引脚输出精确的1600imp/kWh的电能脉冲。与可调电位器调整相比，这种方法检修和调节更方便、快捷，最重要的是更稳定可靠。 3.4单片机最小应用系统 单片机最小应用系统是电能表的核心部分。具体电路如图3-6所示。由于电能表本身要求功耗低和体积小，所以本机系统使用的是ATMEL公司的AT89C52单片机。AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8kbytes的可反复擦写的Flash只读程序存储器和256bytes的随机存取数据存储器(RAM)，器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大的AT89C52单片机可为您提供许多较复杂系统控制应用场合。AT89C52主要管脚有:XTAL1(19脚)和XTAL2(18脚)为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd(9脚)为复位输入端口，外接电阻电容组成的复位电路。VCC(40脚)和VSS(20脚)为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口(32~39脚)被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 2脚和11脚定义为IC总线控制端口，分别连接N1的SDAS(18脚)和SCLS(19脚)端口，12脚、27脚及28脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。AT89C52有以下主要特点: 1. 兼容MCS51指令系统 8k可反复擦写(>1000次)Flash ROM 2. 32个双向I/O口 256x8bit内部RAM 3. 3个16位可编程定时/计数器中断 时钟频率0-24MHz 4. 2个串行中断 可编程UART串行通道 5. 2个外部中断源 共6个中断源 6. 2个读写中断口线 3级加密位 7. 低功耗空闲和掉电模式 软件设置睡眠和唤醒功能 - 23 - xxx大学学士学位论文 图3-6 单片机最小应用系统 3.5电源模块 电能表的电源管理模块应解决以下四个问题: 1. 将50Hz的电网220V交流电压变成电能表所需的直流低电压5V; 2. 将电能表与外界交流电网实现电气隔离，避免电网噪声的侵入; 3. 提供后备电池，确保电网停电时重要数据不丢失; 4. 将电网瞬时的掉电信号提供给单片机进行处理。 3.5.1系统电源的工作原理 电子式电能表交流电供电通常有工频电源、阻容电源、开关电源三种方式。为减小体积和降低成本，单相电子式防窃电电能表采用阻容降压直流稳压电源。阻容降压电源主要由降压限流、整流滤波、稳压三部分组成，原理框图如图3-7所示。 - 24 - xxx大学学士学位论文 220VAC 降压限流 整流滤波 稳压 负载 图3-7阻容降压电源原理框图 1、降压限流。降压电容应选用无极性的金属膜电容。降压电容相当于普通的降压变压器，电容值越大，容抗越小，流过的电流越大。当合上电源(如220VAC/50Hz)的瞬间，有可能是电源的正或负半周的峰峰值，此时瞬间电流会很大，因此需串联一个限流电阻，以保证电路的安全。电容在电路中只是吞吐能量，而不消耗能量，所以阻容降压型电源转换效率可达90%以上。 2、整流滤波。整流有半波整流和全波整流两种方式。采用半波整流时，uF1电容可得到的电流平均值为 V (3,3) 0.440.4422023.14500.00000130ImA,，,，，，，，,ZC V式中，为电网电压;为降压电容的容抗。 ZC uF采用全波整流时，1电容可得到的电流平均值为 V (3,4) 0.890.8922023.14500.00000160ImA,，,，，，，，,ZC 虽然全波整流方式电流大，但是因为浮地，稳定性和安全性比半波整流型差，所以单相电子式电能表设计采用半波整流方式。 3、稳压。阻容降压方式电源的内阻很大，经整流滤波后的直流电压随负载电流的微小变化发生很大的波动，因此，需经三端稳压块进行稳压，以响应负载电流大小的变化。 阻容降压型直流稳压电源具有结构简单、体积小、重量轻、成本低、动态响应快、稳定可靠、高效等特点。但因无电气隔离，使用阻容降压电源时，需要注意以下三点: 未和220V交流高压隔离，电路设计注意隔离措施;限流电容须接于火线，耐压值大于400V，须串联防浪涌、冲击电阻(注意功率大小)和并联放电电阻;注意稳压管功耗，严禁稳压管断开运行。 3.5.2系统电源的硬件电路 电子式电能表交流电供电通常有工频电源、阻容电源、开关电源三种方式。为减小体积和降低成本，单相电子式防窃电电能表采用阻容降压直流稳压电源。单相电子式电能表的直流稳压电源单元分别以相线、零线为参考地，分两路各自经降压限流、整流滤波和稳压等电路之后，输出两路5V电源供信号采集单元工作，同时输出3.6V供信息管理单元工作，如图3-8所示。 - 25 - xxx大学学士学位论文 图3-7 系统电源管理单元电路 1、降压限流电路。降压限流电路由C33、R33、D4、D6组成。电网电压220VAC经C33降压、R33限流和D4(或D6)稳压后得到交流电压12VAC。C33为降压电容，相当于降压变压器。C33的选择根据负载的电流容量和交流电的工作频率而定。系统电源设计的负载电流容量为10mA，输入电源为220V/50Hz。因采用半波整流，流经C33的电流为负载电流的2倍，为留有余 uF量，取30mA，则C33的容量为0.47。因电能表工作电压为80%U~120%U，则C33的工作电压选择275VAC。因此，C33采用 uF0.47/275VAC的聚脂电容。电源接通瞬间，电流会很大，因此需串联R33以 ,限流。电路的容抗为6.776k，则电流有效值I为32mA，电阻承受的功率P为 ,0.1536W。为留有余量，R33采用150/2W的线绕电阻。D4(或D6)调节流过自身的电流，配合R33将电流的变化转化为电压的变化以适应电网电压的变化。稳压管D4、D6为1N4742，其稳定电压为12V，稳定电流为21mA，最大工作电流为76mA。 2、整流滤波电路。整流滤波电路由D5、D7、C34、C35、C40和C41组成。12VAC以相线为参考地，经D5半波整流后送C34、C35滤波，得到平滑的直流电压12DC(L)。另一方面，12VAC以零线为参考地，经D7半波整流后送C40、C41滤波，得到平滑的直流电压12DC(N)。 3、稳压电路。稳压电路由C36~C39、C42、C43和稳压芯片U8~U10组成。平滑的直流电压会随电网电压波动、负载和温度变化而变化，需经稳压电路稳压后得到稳定的直流电压。12DC(L)经U8稳压输出直流电压5VDC，再经C36、C37滤波后供ADE7755(L)工作，同时经U9稳压输出3.6VDC，再经C38、C39滤波后送掉电检测。12DC(N)经U10稳压输出5VDC，再经C42、C43滤波后供ADE7755(N)工作(图中用L5V、3.6V、N5V表示)。 相线、零线之间并联压敏变阻器MOV1(MYN15-681K)。压敏变阻器为掉电时降压电容的电荷泄放电阻，同时用于抑制电路中雷电等瞬态过电压。当电压低于680V时，MOV1阻值很大，流过它的电流极小，近似于开路;当电压 - 26 - xxx大学学士学位论文 高于680V时，MOV1迅速导通呈短路状态，使雷电流泄放到大地，以保证系统的安全。 3.6时钟模块 本系统要求时段起始点设定及显示当时的日期和时间，因此，需要自身携带时钟芯片，以便实时监控。目前，市场上的时钟芯片种类繁多，功能各异，DS1302，MSM58321等。我们选用了性能价格比较高，且功能完善的 DS12887时钟芯片。 该芯片是DALLAS公司推出的8位并行实时时钟芯片，工作电压为5V，便于在计算机系统中应用。具有并行控制功能，使其在与微处理器接口时能大大提高CPU的工作效率。它的计时精度非常高，在25?的工作环境中误差约为1分钟/月。当外部电源电压小于3V时，内部检测系统将自动切断外部电源，, 改为由内部锂电池供电。该芯片的具体应用电路如图3-8所示。为了使电路图简明，89C52的P20端与DS12887的CS端用网络名P21连接。 AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器(RAM)，器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大的AT89C52单片机可为您提供许多较复杂系统控制应用场合。AT89C52有40个引脚，32个外部双向输入/输出(I/O)端口，同时内含2个外中断口，3个16位可编程定时计数器，2个全双工串行通信口，2个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。 DS12887的主要特点如下: 1. 具有秒、分、时、日、月、年及星期信息，并有闰年补偿功能。 2. 时间可采用12小时制或24小时制。 3. 有128字节的非易失静态RAM可供用户使用，其中14字节为时钟和控制寄存器，114字节为通用RAM(可存放重要的数据)。 4. 有可编程方波输出功能。 5. 断电情况下可运行10年以上而不丢失数据。 DS12887主要由振荡器、电源控制、总线接口、周期中断方波产生电路及日历时钟寄存器等部分组成。为了防止电池能量的不必要浪费，芯片出厂时通常关闭内部振荡器。用户在使用时要注意通过控制器将其打开。 时钟电路为本系统提供了时间基准。它可以显示当前的时间状态，为按峰、平、谷时间段显示电能提供了时间基准，它的114字节非易失静态RAM为保存电能计算结果在断电情况下而不丢失起到了极为重要的作用。 - 27 - xxx大学学士学位论文 图3-8 DS12877应用电路 3.7数据存储模块 近年来随着电子技术的发展，大容量的存储器出现了，大致出现了三种类 2EPROM型。一是以传统的电荷存储为原理的制作的存储器，这种存储器擦写 610次数可以达到次，数据保存时间为100年，抗干扰性能也比较好，但是和新型的存储器比较它的写入时间比较长(毫秒级)。二是以快闪存储器为代表的FLASH存储器，它有擦写速度快，数据保存时间长等优点，但是它的擦写次数很少，只有1000次左右，用在数据经常更新的场合不太合适。三是以铁电体为基本存储单位的铁电存储器，它利用分子结构，将一个铁氧体悬浮在一个存储单元中间，存1或者存0只要将铁氧体的极性翻转，因此它的写入速度快(微秒级)，读写次数多，数据保存时间长等优点，成为一种新型的存储器。 作为电能表内的数据存储器，读写次数相当频繁，应该选择许写满足多次读写的存储器。考虑到电表在掉电时能够对数据进行及时保存，应该选用速度快的存储器。考虑到节约单片机的I/0口线和布线的方便，选用串行的存储器。 设计中选用的数据存储器是美国Ramtron公司生产的铁电串行存储器，型号为FM30C256。如图3-9所示。 - 28 - xxx大学学士学位论文 图3-9 数据存储器原理图 FM30C256存储器特性如下: 256K位铁电存储器:结构为32，7688位;100亿次读写寿命;10年数据储， 存期;无延时写操作;先进的铁电制造工艺。 快速的二线制串行接口:最高达1M 总线时钟频繁;支持以前的100K&400K 总线速度;时钟寄存器统一通过进行二线接口访问。 uA实时时钟/日历:备用电流低至1;秒至年采用BCD 格式编码;自动闰年调整;使用标准的32.768KHZ晶振(6PF);时钟软件校准。 系统监测:电源越限低有效复位输出;带电池后备和时钟标志的干扰检测输入。 3.8 RS-485通信模块 RS-232在现代网络通信中已暴露出数据传输速度慢、传输距离短、接口处各信号间容易产生干扰等缺点。由于一般PC上提供的是标准的RS-232(串行接口)。因此，需要RS-232C/RS-485转换器进行接口转换。 正因为RS,232的种种缺点，新的串行通讯接口标准RS,449被制定出来，与之相对应的是RS,485的电气标准。RS,485是美国电气工业联合会(EIA)制定的利用平衡双绞线作传输线的多点通讯标准。它采用差分信号进行传输;最大传输距离可以达到1.2 km;最大可连接32个驱动器和收发器;接收器最小灵敏度可达?200 mV;最大传输速率可达2.5 Mb/s。由此可见，RS,485协议正是针对远距离、高灵敏度、多点通讯制定的标准。 - 29 - xxx大学学士学位论文 MAX481、MAX483、MAX485、MAX487-MAX491以及MAX1487是用于RS-485与RS-422通信的低功耗收发器，每个器件中都具有一个驱动器和一个接收器。MAX485通讯接口芯片是Maxim公司推出的一款标准RS-485芯片。采用 uA单一电源供电，电源电压为+5V，额定电流为300，采用半双工通讯方式。它将TTL电平转换为RS-485电平。其引脚和内部结构原理图如图3-10所示。 图3-10 MAX485引脚图 RO:接收器输出;RE:接收器输出使能，为0时，允许接收器输出;DE:驱动器输出使能，为1时，允许驱动器工作;DI:驱动器输入;GND:地;A:接收器非反相输入和驱动器非反相输出端;B:接收器反相输入和驱动器反相输出端;Vcc:电源。 MAX485芯片的结构和引脚都非常简单，内部含有一个驱动器和接收器。RO和DI端分别为接受器的输出和驱动器的输入端，与单片机连接时只需分别与单片机的RXD和TXD相连即可，RE和DE端分别为接收和发送的使能端，当RE为逻辑0时，器件处于接收状态，当DE为逻辑1时，器件处于发送状态，因为MAX485工作在半双工通讯方式，所以只需用单片机的一个管脚控制这两个引脚即可。A端和B端分别为接收和发送的差分信号输入，输出端。当处于发送状态时，如果A引脚的电平高于B，代表发送的数据为1，当A的电平低于B端电平时，代表发送的数据为0。当处于接收状态时，如果A引脚的电平高与B时，代表接收的数据为1，当A的电平低于B端电平时，代表接收的数据为0。在与单片机连接时接线简单，只需要一根信号线控制MAX485的接收和发送使能端即可。同时将在A和B两端之间加匹配电阻，以提高传输过 ,程中的抗干扰能力，一般可选100的电阻。在本设计中，利用Maxim公司的MAX485芯片完成TTL串口电平信号和RS485信号的转换。MAX485包括一个驱动器和一个接收器，由于它的驱动器的转换速率没有限制，所以它可以允许以 2.5的速率传输。 Mbps 驱动器具有短路电流限制，并可以通过热关断电路将驱动器输出置为高阻状态，防止过度的功率损耗。接收器输入具有失效保护特性，当输入开路时，可以确保逻辑高电平输出。 - 30 - xxx大学学士学位论文 图3-11 RS-485通信原理图 图3-11为MAX485在复费率电能表电路中的连接图。由于RS485串行通讯接口是对外开放的，它与电网直接相连，所以MAX485与内部电路的连接都通过光耦进行隔离，电源也是独立的，以确保外部的信号对核心电路有最少的干扰，即使RS485接口受到致命的静电破坏，最多只是损坏MAX485芯片，电表核心电路不会受到影响。 3.9 红外通信模块 3.9.1 红外通信原理 调制 发射 接收 解调 抄表 电度表 单片机 单片机 解调 接收 发射 调制 图3-12 抄表单片机与电能表单片机串行通讯 在抄表机数据通信系统中，单片机之间的数据通信采用一对多的主从模 um式，利用波长为940的远红外波通信。其原理示意图如图3-12。主机(抄表单 - 31 - xxx大学学士学位论文 片机)负责发送从机(电能表单片机) 地址、控制命令及调度，从机则负责收集现场信息，进行一定的数据处理，根据主机的要求返回数据，并执行主机发出的命令。抄表机单片机与电度表单片机之间的信息交换是通过串行通信来实现。在采用主从式多机串行通信系统中，从机不主动发送命令或数据，一切都由主机控制。由于发送和接收共用同一物理信道因此在任意时刻只允许一台从机处于发送状态，其余的从机不能发送。只有被主机呼叫的从机才能占用总线。 3.9.2 红外发射电路 在红外数据传输的信号调制方式上，采用脉冲调制的二进制不归零码。这种调制方式比较简单，编码解码都比较方便，有利于电路简化。红外发射电路如图3-13所示。 图3-13 红外发射电路 由455KHZ的晶振CRY，反相器74HC04及电阻、电容构成的振荡器产生455KHZ的方波信号。经脉冲分频器74LS92，六分频成为75.83KHZ的脉冲信号。再经过D触发器构成的2分频/整形电路变成38KHZ的方波信号。由单片机的异步串行口TX输出的串行数据信号，送到与非门74HC00的输入端。与非门的另一输入端接38KHZ的载波信号。与非门的输出信号用来控制三极管的开通或关断，从而控制红外发射管发送信息。这样就达到了用串行口TX输出的串行数据信号直接调制载波，进行红外数据传输的目的。发射电路的调制采用的是时分制幅度键控调制方式。因单片机在复位后，TXD脚为高电平，为满足同步的要求，采用低电平同步脉冲，经与非门(U3)后变成高电平同步脉冲。所以单片机TXD发送的编码应是反码。 3.9.3 红外接收电路 设计中采用一种高效能的红外接收器——德律风根TFMS5380。德律风根所开发的微型接收器TFMS5380是近期市场上最高效能的红外接收器。同一组件内已装上了接收二级管和前置放大器。TFMS5380特点:单一的接收器和前置放大器的组合;超敏感度和传送距离;内置PCM频率过滤器;无外置组件需 - 32 - xxx大学学士学位论文 要;特强光及电场干扰屏蔽;TTL及CMOS兼容，适用于微处理器操作控制;可选频率由30KHZ至56KHZ;低功耗;ISO9000认可。TFMS5380适用于数据传送、电视机、录像机、组合音响及卫星接收器等。TFMS5380的内部框图及构成的接收电路。如图3-14所示。 图3-14 TFMS5380构成的接收电路图 该接收电路要求被接收的红外光波长在950左右，被调制信号的脉冲宽um 度不小于600。 us 3.10 看门狗电路 MCU采用的看门狗基本上是一个特殊的定时器DogTimer。DogTimer按照固定的速率记时，当计数器计满后，看门狗电路就发出复位脉冲使MCU复位。在看门狗电路发出复位脉冲前如果强行使DogTimer清零，则看门狗电路就不会发出复位脉冲，这个过程称为Feeddog。 可是有时看门狗会完全失效。例如当程序进入某个死循环，而这个死循环中如果包括Feeddog的指令，则看门狗能够正常清零，MCU得不到复位信号，程序将一直处于死循环中而不能够回到正常的运行状态。针对这种弊端，设计成双看门狗电路来保证MCU在各种干扰引起的死机情况下能够正常复位，从而保证系统的连续正常运行。这种方式就是双时限看门狗。 双时限看门狗有两个定时器，其中一个为长延时定时器，一个为短延时定时器。短延时定时器的延时为T1，长延时定时器的延时为T2，其中09 Y 关闭计数CX=0 计数清零NX=0 保存AX到BX 相应脉冲计数加1 N 脉冲数>160 Y 电能计量模块 返回 图4-3 电能脉冲采集程序流程图 - 39 - xxx大学学士学位论文 对输入电能脉冲的读取方法为:当读入用户电能脉冲的电平逻辑值后，将它与前一次的值进行异或运算，运算结果中为“1”表示该电平发生了变化，则打开定时中断中的累加计数功能，并判断计数值是否大于等于10。如果电平逻辑值发生变化后的连续计数达10次以上(约20ms)，则确认一次电平变化，关闭计数功能并将计数值清零，同时把当前电平逻辑值保存到RAM中以备与下一次相比较，对用户计一个脉冲;如果计数值达不到10次，则说明接收到的为干扰信号。这种方法能够避免系统在受到干扰时电能脉冲的计数错误。如图4-4所示。 电能脉冲采集流程如图4-3所示，程序中对分频后的脉冲电平读取时，由主控制连续计数的启停，判断计数值(Nx)和计数清零等，在定时中断(2ms)中按照计数启停标志(Cx)进行连续计数。 1 2 1 2 3 4 5 6 7 8 9 10 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 … 1 1 1 1 1 1 1 1 1 1 1 图4-4 脉冲读取示意图 4.4 数据存储程序 数据存储是通过铁电存储器FM30C256来实现的，为了确保电能表计量的准确性应计量使得每次掉电后的误差要小一些，因此电量每改变0.1KWh就把电量数据写入到存储器。 对存储器的写操作，首先单片机向FM30C256发一个START命令，产生开始条件。然后，发写命令控制字。当存储器接到命令后，进入一个写周期，再由单片机发送存储地址，即数据写到存储器的具体地址，随后，单片机将要存储的数据送入到SDA数据线上写周期结束时，单片机再发一个停止位(STOP)。 对存储器读操作过程和写操作相似，就是单片机从SDA数据线上读出指定存储地址中的数据。通过软件程序的设计可以将电量每变化0.1KWh就向存储器中写入一次电量的数据，此外系统的一些初始化参数比如:电能表的型号等一些重要的信息都应存入存储器中。 2它使用IC两线制协议，包括一个从地址，一个行地址和一个段地址。二线制协议即是总线上的所有的操作都是用SDA和SCL两个脚位的状态来确定 -5所示。 的，共四个状态:开始，停止，数据和应答，其四个状态的时序如图4 总线中每个器件都有自己唯一的确定地址。MCU产生控制总线收发的串行时钟SCL，并且产生数据传送的起始和终止条件。在数据传送过程中，当SCL为高电平时，数据必须是稳定的，当SCL为高时，数据线上的跳变被认为是起始或终止条件。主器件每接收到一个字节后都要发送一个应答信号(A位)。当全部数据都发送或接收完毕后，主器件应发出停止信号(P位)。 - 40 - xxx大学学士学位论文 图4-5 SDA与SCL引脚状态时序图 总线中每个器件都有自己唯一的确定地址。启动条件后主机发送的第一个字节就是被读写的从器件的地址，其中第8位为方向位，“0”(W位)表示主器件发送，“l”(R位)表示主器件接收。总线上每个器件在启动条件后都把自己的地址与前位相比较，如相同则器件被选中，产生应答，并根据读写位决定在数据传送中是接收还是发送。无论是主发，主收还是从发，从收都是由主器件控制。在主发送方式下，由主器件先发“S”接着发从器件的7位地址和表明主器件发送的方向位“0”(W位)。被寻址的从器件在收到这个字节后，返回“A” 。在确定主从握手应答正常后，主器件向从器件发送字节数据。从器件每收到一个字节数据后都要返回一个应答信号，直到全部数据发送完为止。在主接收方式下，主器件先发出“S” ，接着发送器件的7位地址和表明主器件接收的方向位“1”(R位)。在发送完这个字节后，SCL继续输出时钟，通过SDA接收从器件发来的串行数据。主器件每接收到一个字节后都要发送一个应答信号(A位)。当全部数据都发送或接收完毕后，主器件应发出停止信号(P位)。如图4-6所示为主器件发送和接收数据的全过程。 从应答从应答从应答 SP从地址SLAWA主数据A主数据A 主应答主应答主应答 SRAAAP从地址SLA从数据主数据 图4-6 数据交换过程示意图 - 41 - xxx大学学士学位论文 在FM30C256应答从地址后，主机将把地址送到总线上进行一个写操作，地址为地址的低8位，它将与3位的页选地址合并以选定需要写入的字节地址，完整的n位地址将在芯片内部锁存。每一个字节传送后，FM30C256内部地址锁存器在应答前递增。这样在没有另外的寻址要求情况下，就可以访问下一个顺序字节。在最后一个地址到达后，地址计数器的内容又返回到000H。 MCU产生控制总线收发的串行时钟SCL，并且产生数据传送的起始和终止条件。在数据传送过程中，当SCL为高电平时，数据必须是稳定的，当SCL为高时，数据线上的跳变被认为是起始或终止条件。 单片机对数据存储器的写程序的流程图如图4-7所示。 开始 建立总线的启动时序 N 是否启动 Y 发送写地址 89C52接收FM30C256 发出的确认信号 发送数据 89C52接收FM30C256 发出的确认信号 发送存储单元的地址 89C52接收FM30C256 发出的确认信号 建立停止信号时序 返回 图4-7 数据存储流程图 - 42 - xxx大学学士学位论文 4.5 通讯中断子程序 上位PC机对MCU所存储的电能数据的读取是通过异步串行口通信所实现的。由于单片机内部集成有异步串口通信模块，所以单片机的外围电路只需接一片485电平转换芯片，即可与上位机进行通信。89C52单片机首先要设置异步通信的比特率数据位，停止位，校验方式等信息，最后打开中断，根据UART模块的结构和特征，本程序中发送数据和接收数据都采用中断的方式来实现。在本系统中，异步串口通讯模块比特率设置为19.2K，通信模式采用模式1，即每次发送的有效数据为8位，另加一位停止位。 开始通信 消除中断标志 接收命令字 发送地址和命令 接收还是发送 接收数据 发送数据 发送应答信号 接收应答信号 结束通信返回 图4-8 通信中断子程序流程图 为了实现上位机与MCU之间的准确通信，通信的数据应满足一定的格式。在本系统中，通讯帧分为两种，即命令帧和回应帧。 上位机传给MCU的信息为命令帧，命令帧中含有下位机上传电能数据的种类和性质。即需要传送的为哪个用电时段的电能数据，哪个月份的用户电量的总费用。 MCU上传给上位机的信息为回应帧，MCU在接收到上位机的命令帧后，单片机触发串口接收中断，进入数据通信中断子程序。根据命令帧的数据传输要求，MCU从数据存储器FM30C256中提取电能数据通过RS485上传给上位机。通信过程如图4-8所示。 命令帧的格式为: - 43 - xxx大学学士学位论文 帧起始+命令字+校验字 参数说明如下: 帧起始:这个序列的第一个字节，设定为Ox55 命令字:命令字为一个字节的数据，本系统中用到的命令字如表4-1所示: 表4-1 命令字内容表 命令字 定义 0x11 要求上传一月份总的有功能量 0x12 要求上传二月份总的有功能量 0x13 要求上传三月份总的有功能量 0x14 要求上传四月份总的有功能量 0x15 要求上传五月份总的有功能量 0x16 要求上传六月份总的有功能量 0x17 要求上传七月份总的有功能量 0x18 要求上传八月份总的有功能量 0x19 要求上传九月份总的有功能量 0x1A 要求上传十月份总的有功能量 0x1B 要求上传十一月份总的有功能量 0x1C 要求上传十二月份总的有功能量 0x21 要求上传一月份峰值有功能量 0x22 要求上传二月份峰值有功能量 0x23 要求上传三月份峰值有功能量 0x24 要求上传四月份峰值有功能量 0x25 要求上传五月份峰值有功能量 0x26 要求上传六月份峰值有功能量 0x27 要求上传七月份峰值有功能量 0x28 要求上传八月份峰值有功能量 0x29 要求上传九月份峰值有功能量 0x2A 要求上传十月份峰值有功能量 0x2B 要求上传十一月份峰值有功能量 0x2C 要求上传十二月份峰值有功能量 0x31 要求上传一月份平值有功能量 0x32 要求上传二月份平值有功能量 0x33 要求上传三月份平值有功能量 0x34 要求上传四月份平值有功能量 0x35 要求上传五月份平值有功能量 0x36 要求上传六月份平值有功能量 0x37 要求上传七月份平值有功能量 0x38 要求上传八月份平值有功能量 0x39 要求上传九月份平值有功能量 0x3A 要求上传十月份平值有功能量 0x3B 要求上传十一月份平值有功能量 - 44 - xxx大学学士学位论文 表4-1续 命令字内容表 0x3C 要求上传十二月份平值有功能量 0x41 要求上传一月份谷值有功能量 0x42 要求上传二月份谷值有功能量 0x43 要求上传三月份谷值有功能量 0x44 要求上传四月份谷值有功能量 0x45 要求上传五月份谷值有功能量 0x46 要求上传六月份谷值有功能量 0x47 要求上传七月份谷值有功能量 0x48 要求上传八月份谷值有功能量 0x49 要求上传九月份谷值有功能量 0x4A 要求上传十月份谷值有功能量 0x4B 要求上传十一月份谷值有功能量 0x4C 要求上传十二月份谷值有功能量 检验字:一个字节，为前面所有字节的异或和。 回应帧格式为: 帧起始+状态字+命令字+数据长度+数据+校验字。 帧起始:回应帧的第一个字节，设定为0xAA。 状态字:一个字节，0x10命令执行成功，Ox50表示命令执行失败。如果执 行失败上位机应重新发送命令帧给MCU。 命令字:一个字节，和命令帧相同，如表 数据长度:所有的命令帧的数据长度均设置为2，即数据长度为0x02。 数据:MCU计量的用户电能信息通过“数据”部分传给上位机。传送方式为先传送高8位，再传送低8位。 4.6 本章小结 主控制程序调试各个子程序模块来实现整个系统的各项功能。整个单片机资源的调配，管理以及信息的流向都由主程序来实现。自检程序完成单片机和外设的初始化和自检工作。数据存储通过铁电存储器FM30C256来实现。 - 45 - xxx大学学士学位论文 结论 本文以电能计量理论为基础，以ADI公司生产的ADE7755为电能计量芯片，结合89C52单片机技术，开发设计了一款单相智能电子式复费率电能表。完成了对电能表硬件以及软件的设计。电能表可以对有功电量进行计量，并可以按照不同的月份和不同的计量时段将电能数据进行存储，同时也可以与上位机进行通信，及时传递数据信息。 系统电源模块提供+5V，+3.6V电压，给电子式电能表各个硬件模块供电。 时钟模块对电子式电能表进行实时监控，计时精度非常高，在25?的工作环境中误差约为1分钟/月。 , 本仪器采用ADE7755芯片对电能进行计量，计量准确，电能表的误差分析结果完全达到了国家检定规程0.5级电子式电能表所规定的要求。 本仪器采用FM30C256铁电串行存储器来存储MCU的输出数据和各项信息。FM30C256采用了先进的铁电制造工艺，读写寿命高达100亿次，10年数据储存期，写操作没有延时。并且具有自动闰年调整，时钟软件校准以及系统监测等功能。 本设计采用了双时限看门狗电路，避免了出现看门狗完全失效的情况，保证了MCU在各种干扰引起的死机情况下能够正常复位，从而保证系统的连续正常运行。看门狗电路采用IMP813L芯片，能够在突然掉电的情况下将数据保存。 通过手持电脑(红外)或RS485接口可以设置、检查电能表的工作参数状态和电量。利用红外设备实现抄表功能。通过液晶显示数据，及时将用电信息反映给用户。 - 46 - xxx大学学士学位论文 致谢 - 47 - xxx大学学士学位论文 参考文献 1何立民.MCS-51系列单片机应用系统设计.北京:北京航空航天大学出版 社，1992 2 毛善国，朱建新.复费率电能表技术.长沙:国防科技大学出版社，1995 3 姚天任.数字信号处理.武汉:华中理工大学出版社，1987 4 阎石.数字电子技术基础.北京:高等教育出版社，1998 5 黄俊,王兆安.电力电子变流技术.北京:机械工业出版社，2000 6张亮，孟庆昌，华正权，高光天.Σ-?模数转换器基本原理和应用，电技术 应用.1997，(2):22~25 7曹岩辉，王学伟，宁惠.新型电度表芯片ADE7755.电测与仪表.2000， (8):40~44 8 张有顺，冯牛岗.电能计量基础(第二版).北京:中国计量出版社，2002 9 陶永法，徐健，黄刚.多费率分时电能表数据通讯的设计.2004，(11):59~61 10 昊安岚.电能计量基础及新技术.北京:中国水利水电出版社，2004 11洪志良，王晓悦，李天望.过采样Σ-?/D转换器.微电子学，1998， 28(8):265~271 12 李常波.电子电度表电源设计.电源技术应用，2003，(3):15~18 13 程佩青.数字信号处理教程.北京:清华大学出版社，2001 14 窦振中.51系列单片机应用设计与实例.北京:北京航空航大人学出版社， 2001 15 王有绪.51系列单片机接口技术及应用系统设计.北京:北京航空航天大学 出版社，2001 16 曾乃鸿.电子式电度表应用现状和展望.电测与仪表，2001(8):5~6 17 赵四海.智能仪表的红外通讯口设计.现代仪器，2001(2)18~20 18郑尧，李兆华，谭今超，李斌，谭玉玲.电能计量技术手册北京:中国电力 出版社，2002 19 James C, Candy A. Use of Double Integration in Sigma Delta Modulation [J]. IEEE Tran on Comm, 1985, Vol. COM-33(3) 20 Shui Chu. Multirate Filter Designs Using Comb Filters [J]. IEEE Tran on Circuits&System, 1984, Vol 31( NO.11). 21 Dallas Semecondoctor. Timleeping-MV STAM Data Book .1996 22 Energy Metering IC with Pulse output ADE7755 datasheet. Analog Devices Inc, 1999 23 Branislav Djokic. New Method for Reaetive Power and Energy Measureement. IEEE Trans. IM, 1991, 41: 25~39 24 Daniel W lewis. Fundamentals of embedded software where C and Assembly meet [M].USA: Pearson Education,2002:87~96 - 48 - xxx大学学士学位论文 附录A Multirate Filter Designs Using Comb Filters SHUN1 CHU, MEMBER, IEEE, AND C. SIDNEY BURRUS, FELLOW, IEEE Abstract-Results on multistage multirate digital filter design indicate most of the stages can be designed to control aliasing with only slight regard for the passband which is controlled by a single stage compensator. Because of this, the aliasing controlling stages can be made very simple. This paper considers comb filter structures for decimators and interpolators in multistage structures. Design procedures are developed and examples shown that have a very low multiplication rate, very few filter coefficients, low storage requirements, and a simple structure. Introduction Multirate filters are members of a class which has different sampling rates in various stages of the filtering operation. This class of filters includes decimators, interpolators, and narrow-band low-pass filters implemented with decimation, low-pass filtering, and interpolation. A multistage implementation of these filters has the sample rate changed in several steps where each step is a combined filtering and sample rate change operation. Crochiere and Rabiner [1]-[4] gave the standard multistage design method for these filters which has each stage as a low-pass filter where one optimally chooses the decimation(or interpolation) ratio at each stage. A design method was presented in [5] which uses a different design criterion for each stage. It only requires that each stage have enough aliasing attenuation but has no passband specifications. Using the design described in [5] with no passband specifications for each stage allows simple filters to be employed and gives a satisfactory frequency response. Let H(z) and D be the transfer function and decimation ratio of one stage of a multistage Ddecimator. We propose to design H(z) such that H(z) = f(z)g(z). In the Dimplementation, by the commutative rule [5], the transfer function g(z) can be implemented at the lower rate (after decimation) as g(z). This implementation reduces the filter order, storage requirement, and the arithmetic. In this paper, to simplify arithmetic, further requirements are put on H(z) to allow only simple integer coefficients. This is feasible because there are no passband specifications on the frequency response. A cascade of comb filters is a particular case of these filters where the coefficients are only 1or-1 and, therefore, no multiplications are needed. Hogenauer [6] had also used a cascade of comb filters as a one-stage decimator or interpolator but with a limited frequency-response characteristic. Here the cascade of comb filters is used as one stage of a multistage multirate filter with just the right frequency response. More comb filter structures are easily derived using the commutative rule. The FIR filter optimizing procedure used in this paper minimizes the Chebyshev - 49 - xxx大学学士学位论文 norm of the approximation error and this is done using the Remez exchange algorithm. The IIR filter optimizing procedure used minimizes the l error norm which p approaches the Chebyshev norm when p is large. The New Multistage Multirate Digital Filter Design Method In a paper for limited range DFT computation using decimation [7], Cooley and Winograd pointed out that the passband response of a decimator can be neglected and be taken care of after decimation. A multistage multirate digital filter design method which has no passband specification but using passband and stopband gain difference as an aliasing attenuation criterion for each stage is described in [5]. The design method and equations used in that paper which are needed for the comb filter structure are outlined in this section. The commutative rule introduced in [5] states that the filter structures in Fig. l(a) and (b) are equivalent. It means that a filter can commute with a rate changing switch Dprovided that the filter has its transfer function changed from H(z) to H(z) or vice versa. Fig. 1 illustrates the case for decimation, and it is also true for interpolation. This rule is very useful in finding equivalent multirate filter structures and in deriving the transfer function of a multistage multirate filter. For example, Fig. 2(a) shows the filter structure of a multistage decimator where f, k = 0, 1, . . . , K, is the sampling rate at each stage, and a one-stage equivalent rk decimator shown in Fig. 2(b) is found by repeatedly applying the commutative rule to move the latter stages forward. From the one-stage equivalent, it is clear that the transfer function and frequency response of the multistage decimator are DDDD112 (1) HzHzHzHzHz()()()()...(),123c and (2) HwHwHDwHDDwHDw()()()()...(),121312c where D = DD . . . D The filtering function of H(z) does not involve a sampling 12k.c rate change. It is used to compensate the passband frequency responses of previous stages, and hence, is called the compensator. Each decimation stage is designed successively. At the time of designing the i th stage filter, all the previous i-1 stages have already been designed and the transfer functions known. The requirement on H(z) is that the composite frequency response i H(w) of the first stage to the i th stage have enough aliasing attenuation where Di www ()()()...()(), (3) HwHHHHwDii121,i......DDDDD11211iii,,, referenced to f = 1. Enough aliasing attenuation means that those frequency r(i- 1) components which will alias into the passband at the current decimation process will have adequate attenuation with respect to the corresponding passband components. Fig. 3 shows an example frequency response of H (w) which has an aliasing Di attenuation exceeding 60 dB. In Fig. 3, the passband response is repeated in the stopbands but has been moved down by 60dB. They are used as the atttenuation bounds for the stopbands. If the stopband response is below these bounds, it will have enough aliasing attenuation. - 50 - xxx大学学士学位论文 The overall filter frequency response is H(w)H( w/DK) referenced to f = 1. cDKrK The design of the compensator transfer function is to make the overall frequency response approximate one in the passband. The frequency-response error in the passband is wEwHwH()1()(),,cDKDk (4) 1w,,HHw()[()]DCKwDKH()DKDK for To give attenuation to the first band that will alias to the transition ww,[0,].P band, it is required that for , or |()(/)HwHwD,,ww,,[,2],,CDKSpK equivalently,for . The frequency |()((2)/)|HwHwD,,,,ww,[,],CDKSpK bandcan be considered as the stopband of the compensator and the frequency-[,]w,p response error is 2,,wEwHwH()0()(),,CDKDK (5) 2,w,,,HHw()[0()]DCKDK for . Equations (4) and (5) can be combined to give an error function of ww,[,],P EwWwHwHw()()[()()],, (6) DCes and , which is the error weighting of the stopband with respect to the W,,,/rPS passband. The optimal H(z) is obtained by minimizing the error norm ||E|| of (6). The C solution depends on the definition of the norm. The multistage interpolator design is the same as the multistage decimator design but with the filter structure reversed. The multirate low-pass filter structure is a multistage decimator followed by a multistage interpolator and, in between, there is a compensator operated at the lowest sampling rate with no rate change. If the aliasing attenuation requirement for the decimator is the same as the imaging attenuation requirement for the interpolator, the design of the multistage decimator part and that of the interpolator part can be the same. The overall frequency response is 2,HwGwHDGw,()()()(mod) (9) CwD where GwHwHDwHDDw()()()...(...), (10) 12111KK, H(w) is the frequency response of each decimator (or interpolator) stage and i “mod” means a modulo operation. The frequency response of (9) is the output baseband response due to the whole input in terms of the input frequency as in the case of decimator. It is also the output response due to the baseband input in terms of - 51 - xxx大学学士学位论文 the output frequency as in the case of interpolator. In the multirate low-pass filter design, each decimation or interpolation stage design is the same as that in a multistage decimator design. The compensator is to give the desired frequency response in the baseband where the baseband is the frequency band that never aliases. Its design is to minimize ||E|| of (6) with the weighting and desired functions given by In the case where there is not a full decimation, i.e., referenced to f =1, w,,rKs there is a stopband for the compensator design. The transition region can also be viewed as the stopband of the compensator with requirement to limit the transition region aliasing. Comb filter structures as decimators or interpolators This section exploits some simple efficient filter structures which can be used in the decimation or interpolation stages of the multistage multirate filter. The requirement on these filters is that they have enough aliasing attenuation such as shown in the example frequency response of Fig. 3. Since the operation and structure of an interpolator are the duals of a decimator, most explanation in this section will be for the decimator case only. Extension to the interpolator case is simple and straightforward. Let H(z) and D be the transfer function and decimation ratio for one stage of a multistage decimator. The filter structure is shown in Fig. 4(a). One method to make the filter efficient is to design H(z) such that it has the form D (13) Hzfzgz()()(), Dand the factor g(z) can be implemented at the lower rate as g(z) as shown in Fig. 4(b). By this implementation, a high-order H(z) can be implemented at the low rate as a low-order filter. The arithmetic rate, number of filter coefficients, and number of registers used are, therefore, reduced. Further improvement in arithmetic rate can be achieved by simplifying the filter coefficients of f(z) and g(z) in (13) to be simple integers and using additions instead of multiplications. One example of this kind of filter is a cascade of comb filters. We will show some filter structures first and discuss the filter operations in the next section. A comb filter of length D is an FIR filter with all D coefficients equal to one. The transfer function of this comb filter is ,DD,11,z,n (14) Hzz(),,,1,1,zn,0 A comb filter with length D followed by decimation with a ratio D is shown in Fig. 5(a). The commutative rule can be applied to the numerator to get the structure of Fig. 5(b).The new comb decimator structure needs two registers, one addition at the high rate, and one addition at the low rate regardless of the decimation ratio D, i.e., the filter length. The comb interpolator structure is shown in Fig. 5(c). It is the reverse of the decimator structure with the sampler replaced by a zero padder. The realization of the -ltransfer function l/(1-z) is an accumulator. Since the accumulator has D-1 out of - 52 - xxx大学学士学位论文 every D inputs as zero, it can take advantage of this to accumulate only once for every D inputs. This is equivalent to operating the accumulator at the lower rate and each output is used D times at the higher rate. When the accumulator is moved to the lower -1rate stage, it cancels the (1- z) section and leaves a sample and hold switch alone as a comb interpolator, as shown in Fig. 5(d). To distinguish the sample and hold switch from the sampling switch of the decimator and to indicate the sampling rate increase after a sample and hold switch, the sample and hold switch is represented by a normally closed switch. The commutative rule can be applied across a sample and hold switch since it applies when there is a rate change. A single comb filter generally will not give enough stopband attenuation, however, cascaded comb filters can often meet requirements. Cascading M length-D comb filters will have a transfer function ,D1,zM (15) Hz()[],1,1,z Fig. 6(a) shows a comb decimator with M length-D comb filters in cascade where -1all the: accumulators are cascaded before the sampler and all the (1-z) sections are cascaded after the sampler. When the reverse of the structure of Fig. 6(a) is used as an interpolator, one of the comb filters can be realized as a sample and hold switch. This interpolator structure is shown in Fig. 6(b). In a multistage decimator design, a latter stage usually needs more comb filters in cascade to give adequate stopband attenuation because of the relatively wider stopband(s) and narrower transition region. Fig. 7(a) shows an equivalent three-stage comb decimator structure. The first, second, and the third stages have three, four, and five length-D, length-D, and length-D, comb filters in cascade, respectively. Fig. 123 7(b) shows the corresponding equivalent comb interpolator structure using sample and hold switches. These equivalent structures are obtained by applying the commutative -l-l-rule. Because of the propagation of the (l-z) section, some (l/(1-z)) sections and (l- z1)sections have canceled each other. This multistage comb filter structure is called a merged structure. - 53 - xxx大学学士学位论文 附录B 利用梳状滤波器设计多速率滤波器 摘要-多级多速率数字滤波器设计成果表明大多数阶段可以被用来控制抗锯齿，只有轻微的通频带由一个单一的阶段补偿。正因为如此，抗锯齿控制阶段可以很简单。本文认为，梳状滤波器结构可以设计成decimators和interpolators多级结构。设计程序的开发和事例表明，有繁殖率非常低，只有极少数滤波器系数，低存储需求，以及简单的结构。 绪论 多速率滤波器的成员，其中一类在各个阶段的过滤操作具有不同的采样率。这一级别的过滤器包括decimators，interpolators，和窄带低通滤波器实施抽取，低通滤波和插值。一个多执行这些过滤器的采样率改变了若干步骤，每个步骤是合并过滤和采样率的变化作业。Crochiere和Rabiner [1]-[4]的标准多了设计方法，这些过滤器而每个阶段作为一个低通滤波器在一个最佳的选择抽取(或内插法)的比例在每一阶段。一种设计方法是在[5]采用不同的设计标准，每一个阶段。它不仅要求每个阶段有足够的抗锯齿衰减，但没有通规格。 使用中所描述的设计[5]没有通规格的每一个阶段可以简单的过滤器，采用并给出了一个令人满意的频率响应。设H(z)和D是传递函数和抽取一个阶段比 D一个多decimator。我们建议设计的H(z)等认为H(z)= F(z)*g(z)。在执行时，由D交换规则[5]，转移函数g(z)可以实现在较低的利率(后抽取)为g(z)的。这降低了过滤器执行命令，存储要求，算术。 本文简化算法，提出了进一步要求的H(z)的，只允许简单的整数系数。这是可行的，因为没有通规格的频率响应。一连串梳状滤波器是一种特定情况下，这些过滤器的系数只有1或者-1 ，因此，没有乘法是必要的。 Hogenauer [6]也采用了级联梳状滤波器作为一期decimator或插值，但有限的频率响应特性。在这里，级联梳状滤波器是用来作为一个阶段的多级多速率滤波器的权利与公正的频率响应。梳状滤波器结构更容易产生利用交换规则。 FIR滤波器的优化程序，本文件中使用的切比雪夫准则最小的逼近误差，这是使用雷米兹交换算法。IIR滤波器的优化程序，最大限度地减少使用规范低压错误做法的切比雪夫时， p是规范。 新型多级多速率数字滤波器的设计方法 在一份文件中对有限范围的DFT计算使用抽取[7] ，利和维诺格拉德指出通响应decimator可以忽略不计，并得到照顾后抽取。多级多速率数字滤波器的设计方法，没有通规范，但使用通和阻增益差异作为走样衰减标准的每个阶段中所描述[5] 。的设计方法和公式中所用文件，该文件所需要的梳状滤波器结构本节概述。 - 54 - xxx大学学士学位论文 交换规则的介绍[ 5 ]指出，过滤器结构图。1(a)和(b)是相同的。这意味着，一个过滤器可以改判率变化与交换机的过滤提供了其传递函数的变化从H (z)至 DH(z)，反之亦然。图1显示的情况抽取，也是真正的插值。这条规则是非常有用的在寻找相当于多过滤器的结构和所产生的传递函数的多级多速率滤波器。 例如，图2(a)显示了过滤器结构的多级decimator。图中,frk= 0，1…，K，是采样率在每一个阶段，和一阶段相当于decimator显示图2(b)发现的反复运用移动交换规则后期向前发展。从一期当量，可以清楚地看到，传递函数和频率响应的是多级decimator。 DDDD112 HzHzHzHzHz()()()()...(),123c (1) HwHwHDwHDDwHDw()()()()...(),121312c (2) 其中D = D1,D2…, Dk。过滤功能H(z)的不涉及采样率的变化。它是用来补偿C 通频率响应前阶段，因此，所谓的补偿。 每个阶段的目的是抽取先后。当时设计的I阶段过滤器，所有以前的i-1阶段已经设计和传递函数众所周知的。要求高科技H(z)的是，在综合频率响应i H(W)的第一阶段至I次阶段有足够的混淆在衰减 Di www (3) ()()()...()(),HwHHHHwDii121,i......DDDDD11211iii,,, 参照f(i-1)= 1 。足够的抗锯齿衰减意味着这些高频成分将别名纳入通目前r 抽取过程将有足够的衰减对相应的通元件。图3显示一个例子频率响应的发展行动H(w)，其中有一个别名衰减超过60分贝。图3通响应中重复Di stopbands，但已被移至下跌六零分贝。它们被用来作为atttenuation和stopbands的边界。如果阻响应低于这些跨越，它将有足够的抗锯齿衰减。 总过滤器的频率响应是H(w)H( w/DK)。参照frK = 1 。设计补偿传递函cDK 数是使总的频率响应近似一个在通频带。频率响应误差是 wEwHwH()1()(),,cDKDk 1w,,HHw()[()]DCKwDKH()DKDK (4) ww,[0,].对于为了让第一波段衰减，化名过渡带，要求P |()(/)HwHwD,,ww,,[,2],,|()((2)/)|HwHwD,,,,对于当于pCDKSCDKSKK ww,[,],对于频带可视为阻的补偿和频率响应误差 p。 2,,wEwHwH()0()(),,CDKDK 2,w,,,HHw()[0()]DCKDK (5) - 55 - xxx大学学士学位论文 ww,[,],P对于 方程(4)和(5)可以合并成一个错误功能 EwWwHwHw()()[()()],,DCes (6) W,,,/rPS 。 多级插补设计是一样的设计，但多decimator的过滤器结构扭转。 在多低通滤波器的结构是一个多decimator随后多插值，并在之间，有一种补偿操作的最低采样率没有变动。如果走样衰减要求decimator是一样的成像衰减要求插补，设计的多级decimator的一部分，并且部分的插值可以是相同的。总的频率响应是 2,HwGwHDGw,()()()(mod)CwD (9) GwHwHDwHDDw()()()...(...),12111KK, (10) H(w)是频率响应每个decimator (或插值)的阶段， “绝对值”是指模作i 业。频率响应的(9)是输出的基带响应由于整个投入方面的输入频率，如decimator。这也是输出响应由于基投入方面的输出频率，如插值。 在多低通滤波器的设计，每个抽取或插值舞台设计是一样的，在一个多decimator设计。补偿是使所期望的频率响应的基带的基带是频段从未别名。其设计是为了尽量减少| |E| |的(6)的加权和期望的职能。 在没有整数倍取样率降低的情况下，不存在一个完整的抽取，即参照f = rK1 ，有阻的补偿设计。过渡地区也可以被视为阻的补偿要求，以限制过渡区走样。 梳状滤波器结构用于decimators或细分器 本节利用一些简单有效的过滤器结构，用于抽取或内插阶段的多级多速率滤波器。对这些过滤器的要求是，它们有足够的抗锯齿衰减，如范例中频率响应图所示。由于操作和结构插值是decimator的双排气管系统，本节的大多数解释将只是decimator的案例。插值的扩展案例将是很简单和直接的。 设H(z)和D是一个多级decimator的做为一个阶段的传递函数和抽取比例。该过滤器的结构如图所示。一种方法是制作高效的过滤器将H(z)设计成如下形式: DHzfzgz()()(), D系数可以以低速率应用于gz()，如图4所示。根据这一实施，一个高阶gz() 的H(z)可以以低速率应用于低阶的滤波器。因此，算术率，滤波器系数和一些寄存器的使用会随之减少。通过简化公式(13)中的滤波器系数f(z)和g(z)，可以达到进一步改善算术率的目的。使用简单的整数和补充替代乘法器。 - 56 - xxx大学学士学位论文 这种滤波器的一个例子是一种级联式梳状滤波器。首先我们展示一些滤波器的结构，在下一章讨论滤波器的操作。 梳状滤波器的长度D是一个FIR滤波器的所有D系数的和。梳状滤波器的传递函数如下: ,DD,11,z,nHzz(),,,1,1,zn,0 梳状滤波器的长度D，其次是抽取如图5(a)所示的系数D。这种交替规则可以应用到计数器来得到如图5(b)所示的结构。新型梳状结构需要两个寄存器，一个以高速率工作，一个不顾滤波器长度抽取速率D而以低速率工作。 梳状插入器结构如图5(c)所示。这是一个反向的decimators和被一个微调 -l电容器取代的采样器。转移功能l/(1-z)的实现是累加器。由于累加器来自每个D的D-1为零，它可以利用这个只有一次的积累投入到每一个D。这相当于以较低的速率操作累加器，而以高速率输出用于D的时间。当累加器被转移至低 -l速率时，取消了l/(1-z)节，保留交换器仅作为一个梳状插入器，如图5(d)所示。区分采样保持开关的采样开关decimator并指明采样率增加后，采样保持开关，采样保持开关是由一个常闭开关。该交换规则可应用于整个采样保持开关，因为它适用于当有一个速度的变化。 一个单一的梳状滤波器一般不会给予足够的阻带衰减，但是，级联梳状滤波器往往满足要求。级联M长度三维梳状滤波器将有一个传递函数 ,D1,zMHz()[],1,1,z 图6(a)显示了decimator与M长度三维梳状滤波器的级联:累加器级联采 -l样之前，所有的l/(1-z)节级联后采样。当扭转的结构图6(a)被用作插值，一个梳状滤波器，才能实现作为采样保持开关。这插补结构如显示图6(b)所示。 在一个多decimator设计，后一阶段通常需要更多的梳状滤波器的级联给予充分阻带衰减，因为相对更广泛的阻带和狭义的过渡区域，图7(a)所示。相当于三个阶段decimator结构。第一，第二，第三阶段的三，四，五长度- D1型，长度- D2中，D3 ，梳状滤波器的级联。图7(b)列出了相应的等效梳插结构使用-l采样保持开关。这些相当于结构得到了应用交换规则。由于传播l/(1-z)节，有 -l-l些(1/l/(1-z))节和l/(1-z)取消了对方。这种多级梳状滤波器结构被称为合并结构。 - 57 - xxx大学学士学位论文 附录C 负载 U10Gnd +5VVin +5VVin +5VVin N5V12VDCD712VAC12VAC12VDCU8HT7150AL5VU9HT7136AR1R33D5VCCGndGnd10K150D8D1D2D3D4D5D6D71N4007C331N4007C3C36C37C1100uF0.1uF100uF/10V12MC2C42C40C34C35C41C43D04D060.1uF470uF/25V0.1uF0.1uF3.6V470uF/25V1N4742U71N4742470uF/25V128RTCC/RST227VCCRC326VCCNCCLKOC38C39425GNDDIG7524100uF/10V0.1uFNCDIG6P2.2623/CSDIG5P1.6722U1MOV1CLKDIG4P1.5821139DIODIG3P10/TP00P1.49202D1/KEYDIG238U3P11/TP01VN1019VL3SGDIG137P12P021118/MR/WDO436SFDIG0P13P031217VCCVCC/RESET5SEDP35CRYVCC455KHzP14P041316GNDWDI6SDSA34VCCP15P051415PFI/PFO7SCSBZ133U11ZLG7289R1P16P0633K8R232IMP813LP17P07U12-AU12-BCP1Q0LS10K150KQ1R01321VPfiRESETINT1P20U13CP0Q22212T1P1.0INT0P21Q3R323R19012P2274HC0474HC04Z21524R2T2TXDT1P23MR110025901314T0P2474HC0026P25C1C2MR02731R4EA/VPP26R8R7R92874LS92470P2719X1R3U618U14X2VCC321U2424TINRET10AD0VCC9RESETRXD5AC/DCDVddAVddC1311AD116P2.1TXD6RaG0A0SDA30AD2170.1uFRDALE/P7A1Rw29AD31615P2.2WRPSEN8R12G1A2SCL89C52AD4910KAD51410FM30C256V1PS0AD65Rb11AD71318CALS1RESETADE775514ASC512VCCVBAKSCF615V1NR4310uFR/W221CFMOTVDD171KDS12GND2319F2IRQ713V2NCSDS1287724F1U5C02RXD篇幅原因 按键电路省略ROB818CLKOUTV2PR0REVCCP2.0DEGND12001033pTXDREFin/outY1DIAC03MAX4852017REVPCLKINR51DGNDAGNDRSTR4033pVCC1K91121R415.1K220VVdd10K 电子式电能表设计电路总图 - 58 - xxx大学学士学位论文 内部资 料 仅供参 考 内部资 料 仅供参 考 - 59 -