华中科技大学数字电子技术基础试卷数字电子技术基础试卷(本科)及参考答案
试卷一及其参考答案
试卷一
一、(20分)选择填空。从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。
1.十进制数3.625的二进制数和8421BCD码分别为( )
A. 11.11 和11.001 B.11.101 和0011.011000100101
C.11.01 和11.011000100101 D.11.101 和11.101
2.下列几种说法中错误的是( )
A.任何逻辑函数都...
数字电子技术基础试卷(本科)及参考
试卷一及其参考答案
试卷一
一、(20分)选择填空。从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。
1.十进制数3.625的二进制数和8421BCD码分别为( )
A. 11.11 和11.001 B.11.101 和0011.011000100101
C.11.01 和11.011000100101 D.11.101 和11.101
2.下列几种说法中错误的是( )
A.任何逻辑函数都可以用卡诺图表示。 B.逻辑函数的卡诺图是唯一的。
C.同一个卡诺图化简结果可能不是唯一的。 D.卡诺图中1的个数和0的个数相同。
3.和TTL电路相比,CMOS电路最突出的优点在于( )
A.可靠性高 B.抗干扰能力强
C.速度快 D.功耗低
4.为了把串行输入的数据转换为并行输出的数据,可以使用( )
A.寄存器 B.移位寄存器
C.计数器 D.存储器
5.单稳态触发器的输出脉冲的宽度取决于( )
A.触发脉冲的宽度 B.触发脉冲的幅度
C.电路本身的电容、电阻的参数 D.电源电压的数值
6.为了提高多谐振荡器频率的稳定性,最有效的方法是( )
A.提高电容、电阻的精度 B.提高电源的稳定度
C.采用石英晶体振荡器 C.保持环境温度不变
7.已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用( )
A.五进制计数器 B.五位二进制计数器
C.单稳态触发器 C.多谐振荡器
8.在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于( )
A.5V B.2V
C.4V D.3V
图1-8
二、(12分)已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。设触发器的初态为0。
图2
三、(10分)如图3所示,为检测水箱的液位,在A、B、C、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。试用与非门设计一个水位状态显示电路,要求:当水面在A、B之间的正常状态时,仅绿灯G亮;水面在B、C 间或A以上的异常状态时,仅黄Y灯亮;水面在C以下的危险状态时,仅红灯R亮。
图3
四、(12分)逻辑电路如图4所示,试画出Q0、Q1、Q2的波形。设各触发器初态为0。
图4
五、(12分)已知某同步时序逻辑电路的时序图如图5所示。
1.列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程
2.试用D触发器和与非门实现该时序逻辑电路,要求电路最简。画出逻辑电路图。
图5
六、(12分)用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001,试画出各输出端Q3、Q2、Q1、Q0和L的波形。
图6
七、(10分)电路如图7所示,图中74HC153为4选1数据选择器。试问当MN为各种不同输入时,电路分别是那几种不同进制的计数器。
图7
八、(12分) 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形;
(a)
(b)
图8
试卷一参考答案
一、选择填空
1.B;
2.D;
3.D;
4.B;
5.C;
6.C;
7.A;
8.B
二、、和的波形如图A2所示。
图A2
三、真值表如表A3所示,各逻辑函数的与非-与非表达式分别为
逻辑图略。
表A3
A
B
C
R
Y
G
0
0
0
1
0
0
0
0
1
0
1
0
0
1
0
×
×
×
0
1
1
0
0
1
1
0
0
×
×
×
1
0
1
×
×
×
1
1
0
×
×
×
1
1
1
0
1
0
四、驱动方程:J0=Q2 K0=1, J1=1 K1= Q2⊙Q0, J2=1 K2=+ Q0
波形图如图A4。
图A4
五、
1.状态转换真值表如表A5所示。
表A5
激励方程:D2=Q1,D1=Q0,
状态方程:,,
状态图如图A5所示。
图A5
电路具自启动能力
2.电路图略。
六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。
图A6
七、MN=00 8进制计数器,MN=01 9进制计数器,
MN=10 14进制计数器,MN=11 15进制计数器。
八、对应vI画出图中vO1、vO2的波形如图A8所示。
图A8
数字电子技术基础试卷(本科)及参考答案
试卷二及其参考答案
试卷二
一、(18分)选择填空题
1. 用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最简与-或式________。
A.
B.
C.
D.
2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示,他们之间的逻辑关系是 。
A.F3=F1•F2
B.F3=F1+F2
C.F2=F1•F3
D.F2=F1+F3
图1-2
3. 八选一数据选择器74151组成的电路如图1-3所示,则输出函数为( )。
A. B.
C. D.
图1-3
4. 图1-4所示电路中,能完成Qn+1=逻辑功能的电路是( )
图1-4
5. D/A转换电路如图1-5所示。电路的输出电压υ0等于( )
A.
4.5V B.
-4.5V
C.
4.25V D.
-8.25V
图1-5
6.用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是( )
A.
16片,10根 B.
8片,10根
C.
8片,12根 D.
16片,12根
7.某逻辑门的输入端A、B和输出端F的波形图1-7所示,F与A、B的逻辑关系是:
A. 与非; B. 同或; C.异或; D. 或。
图1-7
二、(12分)逻辑电路如图2 a、b、c所示。试对应图d所示输入波形,分别画出输出端L1、、L2 和L3的波形。(设触发器的初态为0)
(a) (b)
(c ) (d)
图2
三、(12分)发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图(不用化简)。
(a) (b)
图3
四、(12分)用最少的与非门设计一个组合逻辑电路,实现以下逻辑功能:时,时;时;时,输出为任意态。
1.在图4中填写逻辑函数Y的卡诺图
2.写出逻辑表达式
3.画出逻辑电路
图4
五、(15分)分析如图5所示时序逻辑电路。(设触发器的初态均为0)
1.写出各触发器的时钟方程、驱动方程、状态方程;
2.画出完整的状态图,判断电路是否具能自启动;
3.画出在CP作用下的Q0、Q1及Q3的波形。
图5
六、(15分)试用正边沿D触发器设计一个同步时序电路,其状态转换图如图6所示。
1.列出状态表;
2.写出各触发器的激励方程和输出方程;
3.说明电路功能。
图6
七、(16分)由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。
1. 试问555定时器组成的是什么功能电路?计算vo1输出信号的周期;
2. 试问74LVC161组成什么功能电路?列出其状态表;
3. 画出图中vo1、Q3、Q2、Q1、Q0 及L的波形。
图7
试卷二参考答案
一、选择填空
1.C 2.B 3.C 4.B 5.B 6.C 7.B
二、输出端L1、L2和L3的波形如图A2所示。
图A2
三、输出逻辑函数L的卡诺图如图A3所示。
图A3
四、1.逻辑函数Y的卡诺图如图A4所示。
2.,
3.电路图略
图A4
五、
1.时钟方程:
激励方程:; ;
状态方程:
,,
2.电路的状态图如图A5-2所示。电路具有自启动功能。
图A5-2
3.波形图如图A5-3所示。
图A5-3
六、
1.电路状态表如表A6所示。
表A6
X=0
X=1
0 0
0 0 / 0
0 1 / 0
0 1
0 1 / 0
1 0 / 0
1 0
1 0 / 0
0 0 / 1
1 1
1 1 / 0
0 1 / 1
2.激励方程: ,
输出方程:
3.电路为可控三进制计数器
七、
1.555定时器组成多谐振荡器。
2.74LVC161组成五进制计数器,电路状态表如表A7所示
3.vo1、Q3、Q2、Q1、Q0 及L的波形如图A7组成。
图A7
数字电子技术基础试卷(本科)及参考答案
试卷三及其参考答案
试卷三
一、(16分)
1.(12分)逻辑电路如图1-1 a、b、c、d所示。试对应图e所示输入波形,分别画出输出端L1、L2、L3和L4的波形。(触发器的初态为0)
图1-1
2.(4分)用代数法化简:
二、(10分)已知逻辑函数:
画出逻辑函数F1、F2 和F的卡诺图;用最少的与非门实现逻辑函数F,画出逻辑图。
三、(8分)分析图3所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说明电路能实现什么逻辑功能。
图3
四、(12分)用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号,X、Z为输入逻辑变量,F为输出逻辑函数。分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表4中。
图4
表4
G1 G0
F
功 能
五、(12分)设计一个组合逻辑电路。电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。
1.用或非门实现。
2.用3线-8线译码器74HC138和逻辑门实现。
(0可被任何数整除,要求有设计过程,最后画出电路图)
六、(14分)分析如图6所示时序逻辑电路
1. 写出各触发器的激励方程、输出方程
2. 写出各触发器的状态方程
3. 列出电路的状态表并画出状态图
4. 说明电路的逻辑功能。
图6
七、(16分)用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时,电路状态不变;当X=1时,在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。
八、(12分)时序信号产生电路如图8所示,CP为1kHz正方波。
1.说明74161和非门组成电路的逻辑功能;
2.对应CP输入波形,画出电路中υO1、υO2的电压波形。
3.计算υO2的输出脉宽tW ;
4.试问υO2的频率与CP的频率比是多少?
5.如改变74161数据输入,使D3D2D1D0=1000,试问υO2与CP的频率比又是多少?
图8
试卷三参考答案
一、
1.各电路输出端的波形如图A1所示。
图A1
2.,
二、逻辑函数F1、F2和F的卡诺图如图A2所示。
图A2
化简并变换逻辑函数F得
逻辑图略
三、,
真值表如表A3所示。电路实现全加器功能。
表A3
A B C
L1 L2
0 0 0
0 0
0 0 1
1 0
0 1 0
1 0
0 1 1
0 1
1 0 0
1 0
1 0 1
0 1
1 1 0
0 1
1 1 1
1 1
四、分析电路可得G1 、G0为不同取值时的逻辑功能如表A4所示。
表A4
G1 G0
F
功能
0 0
F=X+Z
或逻辑
1 0
F=
与逻辑
1 0
异或逻辑
1 1
同或逻辑
五、1.真值表略,用卡诺图化简得最简的或非表达式为
或非门实现的电路图如图A5-1所示
2. 变换函数L的表达式得
用74HC138实现的电路如图A5-2所示。
图5-1 图5-2
六、
1.激励方程:
输出方程:
2.状态方程:
3.状态表如表A6所示。状态图如图A6所示。
图A6
4.电路为可逆计数器。A=0时为加法器;A=1时为减法器;Y端为加法器的进位输出端和减法器的借位输出端。
七、状态图如图A7所示。状态表如表A7所示。
图A7
表A7
X=0
X=1
0 0
0 0 / 1
1 1 / 1
0 1
0 1 / 0
0 0 / 0
1 0
1 0 / 0
0 1 / 0
1 1
1 1 / 0
1 0 / 0
激励方程为:
输出方程为:
逻辑图及自启动检查略。
八、1.74HC161和非门组成四进制计数器
2.υO1和υO2的波形如图A8所示。
图A8
3.υO2的输出脉宽 tW≈1.1RC=1.2ms
4.的频率为CP频率的四分之一
5.当=D3D2D1D0=1000时,的频率为CP频率的八分之一
数字电子技术基础试卷(本科)及参考答案
试卷四及其参考答案
试卷四
一、选择,填空题(16分)
1.卡诺图如图1-1所示,电路描述的逻辑表达式F = 。
A.
B.
C.BC+AD+BD
D.
图1-1
2.在下列逻辑部件中,不属于组合逻辑部件的是 。
A.译码器
B.编码器
C.全加器
D.寄存器
3.八路数据选择器,其地址输入端(选择控制端)有 个。
A.8个
B.2个
C.3个
D.4个
4.为将D触发器转换为T触发器,图9.4.2所示电路的虚线框内应是 。
A.或非门
B.与非门
C.异或门
D.同或门
图1-2
5.一位十进制计数器至少需要 个触发器。
A.3
B.4
C.5
D.10
6.有一A/D转换器,其输入和输出有理想的线性关系。当分别输入0V和5V电压时,输出的数字量为00H和FFH,可求得当输入2V电压时,电路输出的数字量为
A.80H B.67H
C.66H
D. 5FH
7.容量是512K×8的存储器共有
A.512根地址线,8根数据线 B.19根地址线,8根数据线
C.17根地址线,8根数据线 D.8根地址线,19根数据线。
8.在双积分A/D转换器中,输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是________。
A.|VI|(|VREF|
B.|VI|(|VREF|
C.|VI|=|VREF|
D.无任何要求
二、(12分)电路及其输入信号A.B.C的波形分别如图2所示。试画出各的输出波形。(设触发器初态为0)
图2
三、(12分)由可编程逻辑阵列构成的组合逻辑电路如图3所示。
1.写出L1、L2的逻辑函数表达式;
2.列出输入输出的真值表;
3.说明电路的逻辑功能。
图3
四、(12分) 某组合逻辑电路的输入、输出信号的波形如图4所示。
1.写出电路的逻辑函数表达式;
2.用卡诺图化简逻辑函数;
3.用8选1数据选择器74HC151实现该逻辑函数。
图4
五、(16分)分析如图5 a所示时序逻辑电路。(设触发器的初态均为0)
1.写出驱动方程、输出方程;
2.列出状态表;
3.对应图b所示输入波形,画出Q0、Q1及输出Z的波形。
(a) (b)
图5
六、(16分)试用负边沿D触发器设计一同步时序逻辑电路,其状态图如图6所示。
1.列出状态表;
2.写出激励方程和输出方程;
3.画出逻辑电路。
图6
七、(16分)波形产生电路如图7所示。
1.试问555定时器组成的是什么功能电路?计算vo1输出信号的周期和占空比;
2.试问74LVC161组成的是什么功能电路?列出其状态表;
3.画出输出电压vo的波形,并标出波形图上各点的电压值。
4.计算vo周期。
图7
试卷四参考答案
一、1.D
2.D 3.C
4.D
5.B
6.C
7.B 8.B
二、分析电路可画出各逻辑电路的输出波形如图A2所示。
图A2
三、
1.
L2=AB+BC+AC
2.电路的真值表如表A3所示。
表A3
A B C
L1 L2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
3.为1位全加器。A、B分别为加数和被加数,C为低位进位信号。L1为本位和,L3为向高位的进位。
四、1.
2.用卡诺图化简得
3.
逻辑图如图A4所示。
图A4
五、
1.驱动方程:,
输出方程:
2.状态表如表A5所示。
表A5
X=0
X=1
0 0
0 0 / 0
0 1 / 0
0 1
1 1 / 0
0 1 / 0
1 0
0 0 / 0
1 0 / 1
1 1
1 1 / 1
1 0 / 1
3.Q0、Q1及Z的波形如图A5所示。
图A5
六、
1.状态表如表A6所示。
表A6
X=0
X=1
0 0
0 0 / 1
0 1 / 1
0 1
1 0 / 1
1 1 / 1
1 0
0 0 / 1
0 1 / 0
1 1
1 0 / 1
1 1 / 1
2.激励方程
输出方程
3.逻辑图略
七、
1.555定时器组成多谐振荡器
υO1的周期为:T=0.7
占空比为:
2.74LVC161组成四进制计数器,其状态表入如表A7所示。
表A7
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1 1 0 1
1 1 1 0
1 1 1 1
1 1 0 0
3.υO1、υO的波形如图A7所示。
图A7
4.υO的周期T=4T1=4ms。
试卷五及其参考答案
试卷五
六、(11分)线译码器74138功能表如表6-1所示,八选一数据选择器74151功能表如表6-2所示。试用一片74138和一片74151实现两个3位二进制数A、B的比较。要求:A=B时,输出F=1;否则,输出F=0。在图6基础上画出连线图,并标出使电路正常工作时有用信号的电平。
表6-1 74138功能表
输 入
输 出
G1
C B A
× 1
× × ×
1 1 1 1 1 1 1 1
0 ×
× × ×
1 1 1 1 1 1 1 1
1 0
0 0 0
0 1 1 1 1 1 1 1
1 0
0 0 1
1 0 1 1 1 1 1 1
1 0
0 1 0
1 1 0 1 1 1 1 1
1 0
0 1 1
1 1 1 0 1 1 1 1
1 0
1 0 0
1 1 1 1 0 1 1 1
1 0
1 0 1
1 1 1 1 1 0 1 1
1 0
1 1 0
1 1 1 1 1 1 0 1
1 0
1 1 1
1 1 1 1 1 1 1 0
*
表6-2 74151功能表
输 入
互补输出
选 通
选 择 输 入
Y
S2 S1 S0
1
0
0
0
0
0
0
0
0
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
D0
D1
D2
D3
D4
D5
D6
D7
图6
七、(12分)异步清零同步置数的同步二进制计数器74161的功能表如表7所示。由74161和边沿JK触发器组成的可编程计数器如图7所示,该电路改变预置数ABCDE即可改变可编计数器的模。
1.试说明模的变化范围;
2.已知时钟信号CP的频率为fo,当ABCDE=10100时,推导输出信号Q4的频率表达式。
表7 74161功能表
清零
预置
使能
时钟
预置数据输入
输出
EP
ET
CP
A
B
C
D
QA
QB
QC
QD
L
×
×
×
×
×
×
×
×
L
L
L
L
H
L
×
×
A
B
C
D
A
B
C
D
H
H
L
×
×
×
×
×
×
保
持
H
H
×
L
×
×
×
×
×
保
持
H
H
H
H
×
×
×
×
计
数
图7
试卷五参考答案
五、
1.(1)单稳态触发器,触发器
(2)电压传输特性,TTL反相器,CMOS反相器
2.
3.F的波形见图A5
图A5
六、Yi=Di,F=,S2S1S0=a2a1a0
CBA=b2b1b0,G1=5V,==0V
=0V
七、
1.
2.
试卷六及其参考答案
七、(15分)
1.将逻辑函数化为与非—与非形式;
2.写出的最小项表达式;
3.解释“TTL”的意思,TTL反相器与基本BJT反相器最大区别是什么?
4.将下列十进制数转换为二进制和二—十进制BCD码;
(1)20 (2)168
5.A/D转换器的精度有什么意义?一个n位A/D转换器可以达到的精度为多少?
八、(12分)设计一个2位相同数值比较器,当两数相等时,输出L=0,否则为1。可以用任何门电路实现。
九、(12分)用74161设计下列计数器,试分别用反馈清零法和反馈置数法构成
1.5进制计数器;
2.168进制计数器。
十、(12分)集成数据选择器74151输出端Y的逻辑表达式为
式中mi是CBA的最小项。
1.将74151按图10 a电路连接,各输入端波形如图10 b所示,画出输出端Y的波形。
2.用74151实现逻辑功能
(a) (b)
图10
十一、(12分)按时序逻辑电路的一般分析方法,分析图111所示电路:
1.写出各触发器的状态方程;
2.列出状态表、画出状态图和时序图;
3.分析该电路的功能。
提示:可设初态Q2Q1Q0=000。
图11
试卷六参考答案
七、
1.
2.将函数式写成填入卡诺图,如图A7所示,根据卡诺图写出最小项表达式
图A7
3.TTL表示双极型晶体管构成的逻辑门电路。基本的BJT反相器受基区内存储电荷和负载电容的影响,开关速度不高。TTL反相器的输入级和输出级都可以提高开关速度,并提高带负载能力。
4.(1)二进制为10100,8421BCD码100000
(2)二进制为10101000,8421BCD码101101000
5.A/D转换器的精度用来说明转换的精确程度,常用分辨率和转换误差来描述转换精度。一个n位A/D转换器的精度为满量程的1/2n。
八、,电路图(略)。
九、
1.反馈清零法构成5进制计数器如图A9 a所示。计数状态为000~100五种状态。
2.反馈置数法构成168进制计数器如图A9 b所示,计数为01011001~11111111,即从89~256共168个状态。
(a)
(b)
图A9
十、
1.输出端Y的波形如图A10 a所示。
2.由于
用74151实现逻辑函数如图A10 b所示。
(a) (b)
图A10
十一、
1.写出各触发器的激励方程为
, ,
代入D触发器的特性方程得各触发器的状态方程分别为
2.状态表如表A11所示,状态图和时序图分别如图A11 a和b所示。
3.由状态图可见,电路的有效状态是三位循环码。从时序图可以看出,电路正常工作时,各触发器的Q端轮流出现一个脉冲信号,其宽度为一个CP周期,即1TCP,循环周期为3TCP,这个动作可以看作是在CP脉冲作用下,电路把宽度为1TCP的脉冲依次分配给Q0、Q1、Q2各端,因此,电路的功能为脉冲分配器或节拍脉冲产生器。
表A11
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
1 0 0
0 1 1
1 1 0
1 0 0
0 0 1
1 0 1
0 1 0
1 1 0
1 0 0
1 1 1
1 1 0
(a)
(b)
图A11
试卷七及参考答案
试卷七
一、选择题(每小题2分,共16分)
6.TTL与非门在电路中使用时,多余输入端的处理一般是( )。
a. 悬空 b. 通过一合适电阻接地 c. 通过一合适电阻接电源
7.欲用两输入与非门构成一个二—十进制译码器,最少要用( )两输入与非门。
a. 16 b. 20 c. 28 d. 44
8.用六管静态存储单元构成1024bit的RAM,如果输出为Y1Y2,则地址为( ),MOS管的个数为( )。
a. A0~ A7 b. A0~ A8 c. A0~ A9 d. 4096 e. 6144 f. 8192
七、(15分)设计一个将余3BCD码转换为余3循环BCD码(修改的格雷码,“0”的码组为“0010”)的码制变换电路。画出用与非门组成的逻辑电路图。
八、(15分)试用74161和尽量少的门电路设计一个秒计数器,(在60秒时产生分进位信号)。
试卷七参考答案
一、
6. c
7.d
8.b,e
七、
1.设输入为A、B、C、D,输出为W、X、Y、Z,余3 BCD码转换为余3循环BCD码如表A7所示。
表A7
十进制数
输 入
输 出
余3码
A B C D
余3循环码
W X Y Z
0
1
2
3
4
5
6
7
8
9
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
用卡诺图化简得输出的逻辑函数表达式分别为
,,,
2.逻辑电路图(略)
八、
1.秒计数器应为BCD码60进制计数器,即个位为10进制计数器,十位为6进制计数器。当个位计到9时,再来一个脉冲,个位回0,十位进行加1计数。因此,个位计到9产生置数信号,并控制高位片的使能输入端,在下一个CP的上升沿来后,个位清零,同时使十位加1。秒计数器如图A8所示,C为在60秒时产生分进位信号。
图A8
试卷八及参考答案
试卷八
一、(12分)二极管电路如图1所示,试分析判断D1、D2导通、截止情况。假设D1、D2为理想二极管,求AO两端电压VAO。
图1
七、(15分)
1.将逻辑函数写成与非—与非式;
2.写出的反演式;
3.组合逻辑电路和时序逻辑电路有什么区别?有什么联系?
4.将下列十进制数转换为二进制数和二—十进制BCD码:
(1)10 (2)598
5.一个n位D/A转换器,可以达到的精度为多少?若一D/A转换器满刻度输出电压为10V,当要求1mV的分辨率时,输入数字量的位数n至少应为多少?
八、(12分)图8所示是一双相时钟发生器。设触发器的初始状态Q=0。
1.分析该电路中555电路及周围元件构成什么电路;
2.画出555电路v3、v1及v2的波形;
3.计算该电路时钟频率。
图8
九、(10分)图9所示是用两个二进制计数器74161和一个D触发器7474组成的电路,试分析该电路的功能。触发器输出信号Q与CP信号满足什么关系?
图9
十、(10分)用74138和JK触发器构成图10所示电路。
1.要使电路正常工作,请连接电路未完成部分;
2.当CP时钟端加时钟信号,JK触发器组成的电路具有什么功能;
3.电路中的LED能否发光?D0~D7闪亮次序如何?试加以分析。(设初始状态Q0=Q1=Q2=0)
图10
十一、(12分)某单位举行竞赛抢答,每次参赛者三人。现采用三人抢答器,抢答器用三种颜色的灯,以区分不同的抢答对象。若每次只亮一盏灯,表示抢答成功;若出现两盏灯或两盏以上的灯同时亮,或都不亮,则不能判断抢答对象是谁,判为抢答失败,需重新竞争。试用与非门器件设计一逻辑电路检测出抢答器失败信号。
十二、(16分)分析图12所示时序逻辑电路
1.问该电路属于同步时序电路还是异步时序电路?
2.写出该电路的驱动方程、状态方程以及输出方程;
3.采用状态转换图方法分析该电路的功能;
4.画出该电路的时序图。
图12
试卷四参考答案
一、将D1和D2均断开,以O点为参考点,D1的阳极电位为12V,阴极电位为0V;D2的阳极电位为12V,阴极电位为(6V,即D1和D2都为正向偏置。但是D2一旦导通,D1的阳极电位变为(6V,D1不能再导通。所以,D1截止,D2导通,VAO=(6V。
七、
1.;
2.;
3.组合逻辑电路和时序逻辑电路的区别:组合电路的输出状态在任何时刻只取决于同一时刻的输入状态,而与电路原来的状态无关,电路中不含具有存储功能的元件;时序电路在任一时刻的输出信号由输入信号和电路的状态共同决定,电路中包含存储功能的元件。
组合逻辑电路和时序逻辑电路的联系:时序电路是由组合电路和存储电路组成。
4.(1)10转换为二进制数是1010,二—十进制BCD码是0001 0000
(2)598转换为二进制数是1001010110,二—十进制BCD码是0101 1001 1000
5.一个n位D/A转换器的精度可以达1/2n。
满刻度输出电压为10V,要求1mV的分辨率时有
可求出n=13.3。所以输入数字量位数n至少应为13位。
八、
1.555、电阻R1、R2及电容C构成多谐振荡器;
2.v3、v1及v2的波形如图A8所示,
图A8
3.555定时器构成的多谐振荡器频率为。该电路产生的两个时钟频率均为多谐振荡器频率的1/2。因此,v1及v2波形的频率为。
九、两个74161构成同步256进制计数器,或256分频器。进位信号TC的脉冲宽度只占一个CP周期。Q的周期TQ与CP信号的周期TCP满足TQ=256TCP。
十、
1.要使74138正常工作,将使能输入端、接低电平;3输入门应为与门,在与门上画“&”符号。逻辑电路图(略)。
2.JK触发器组成异步八进制加计数器。
3.由于Q0=Q1=Q2=0时,===1,与非门的输出为0,74138不工作,其输出~全为1,D0不发光。除此之外,无论、、为何值,与非门的输出为1,74138可以工作,其输出有低电平,对应的LED可发光。由于Q2、Q1、Q0接入译码器输入A2、A1、A0的顺序相反,所以,D1~D7的闪亮次序为:D4、D2、D6、D1、D5、D3、D7并循环。
十一、设三盏灯分别为A、B、C,1表示灯亮,0表示灯灭。逻辑电路输出为L,抢答失败为1,成功为0,列写真值表如表11所示。
表11
A B C
L
0 0 0
1
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
0
1 0 1
1
1 1 0
1
1 1 1
1
根据真值表写出化简的与非逻辑表达式为
根据逻辑表达式可画出与非门实现的逻辑图(略)。
十二、
1.是同步时序电路。
2.驱动方程
状态方程
,,
输出方程
3.状态转换图如图A12-3所示。从状态转换图的主循环可以看出,该电路是7进制计数器,经过7个时钟脉冲后,输出Y为1,产生进位信号。
图A12-3
4.画出时序图
设电路的初始状态为Q0=Q1=Q2=0,根据状态图可画出时序图如图A12-4所示。
图A12-4
表A7
�
�
1 0 1 1
1 1 0 0
1 1 0 0
1 1 0 1
1 1 0 1
1 1 1 0
1 1 1 0
1 1 1 1
1 1 1 1
1 0 1 1
�
�
表A6
�
�
A=0
A=1
0 0
0 1 / 0
1 1 / 0
0 1
1 0 / 0
0 0 / 0
1 0
1 1 / 0
0 1 / 0
1 1
0 0 / 1
1 0 / 1
�
�
本文档为【华中科技大学数字电子技术基础试卷】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。