CMOS射频集成电路分析与设计.

1绪论1.1发展历史1.2现代通信系统概述通信系统的组成图1-1通信系统的功能方框图数字通信系统图1-2数字通信系统的组成通信信道及其特性通信信道的数学模型图1-3加性噪声信道图1-4带加性噪声的线性滤波信道图1-5带加性噪声的线性时变滤波器1.3射频电路在系统中的作用与地位图1-6射频通信系统示意图图1-7射频前端方框图1.4射频电路与微波电路和低频电路的关系频段划分电路的寄生效应电路的考虑1.5应用无线局域网图1-8PrismDuette双频带收发机芯片组的总体结构图14GSMWCDMA1.6总结参考文献2线性射频电路的基本特性和分析2.1传输线图2-1射频电路中常用的均匀传输线传输线波动方程图2-2一小段传输线的等效电路终端接负载的无损传输线图2-3以负载处为原点的坐标体系终端接特定负载的无损传输线的工作状态图2-4短路传输线上电压、电流和输入阻抗的分布图图2-5开路传输线上电压、电流和输入阻抗的分布图阻抗的周期性和倒置性微带线设计图2-6微带线的几何结构图2-7微带线的特性阻抗图2-8微带线的有效介电常数2.2Smith圆图阻抗圆图图2-9阻抗圆图上的归一化阻抗Smith圆图上的反射系数和驻波系数图2-10阻抗圆图导纳圆图图2-11导纳圆图上的归一化导纳Smith圆图应用举例图2-12例2.2的电路图图2-13利用Smith圆图求解例2.22.3双端口网络网络参量图2-14双端口网络的电压和电流方向图2-15双端口网络的入射波和反射波图2-16S参数的测量网络的互联图2-17双端口网络的串联图2-18双端口网络的并联图2-19双端口网络的串并联图2-20双端口网络的并串联图2-21双端口网络的级联信号流图分析法图2-22信号流图分析法的简化规则图2-23含电源和负载的双端口网络图2-24用信号流图分析法分析双端口网络的简化过程2.4射频电路中的无源分立集总参数元件图2-25铝金属线归一化电流密度的横截面分布示意图图2-26铝金属线横截面上的归一化电流密度分布随频率的变化(a=1mm)图2-27金属铜和铝的趋肤深度随工作频率的变化图2-28薄膜片上电阻图2-29炭质电阻图2-30高频电阻模型图2-31炭质电阻的阻抗与频率的关系图2-32表面贴封电容的内部结构图2-33高频电容模型图2-34实际电容的阻抗与频率的关系图2-35高频电感\图2-36高频电感模型图2-37实际电感的阻抗与频率的关系2.5总结参考文献习图2-38习题4图图2-39习题7图图2-40习题8图3无源RLC网络和阻抗匹配3.1无源RLC网络串联RLC网络图3-1串联RLC网络图3-2串联RLC网络的阻抗特性图3-3串联RLC网络中电感储存的磁能、电容储存的电能以及回路储存的总能量随时间的变化情况图3-4品质因子Q取不同值时回路阻抗的幅频特性和相频特性并联RLC网络图3-5并联RLC网络图3-6并联RLC网络的阻抗特性图3-7品质因子QP取不同值时并联谐振回路阻抗的幅频特性和相频特性3.2串并联阻抗等效互换图3-8串并联RLC网络图3-9电阻R和电抗X的串联形式和并联形式3.3回路抽头时的阻抗变换图3-10电感抽头和电容抽头的RLC谐振回路3.4阻抗匹配图3-11借以说明阻抗匹配概念的简单电路图3.4.1L匹配图3-12L匹配的电路结构图3-13并/串联电感和电容的阻抗变化轨迹图3-14利用Smith圆图来求解L匹配问题图3-15L匹配网络图3-16Smith圆图上的恒Qn圆T匹配和Pi匹配图3-17T匹配网络图3-18利用Smith圆图来设计T匹配网络图3-19Pi匹配网络图3-20利用Smith圆图来设计Pi匹配网络微带线匹配图3-21微带线匹配网络图3-22利用Smith圆图来设计微带线匹配网络图3-23归一化阻抗zin=rin+jxin与电容所在位置之间的关系图3-24更复杂的微带线匹配网络图3-25全部由微带线组成的匹配网络3.5总结参考文献习题图3-26习题3图4射频集成电路中的基本问题4.1射频电路的性能度量功率增益和电压增益灵敏度和噪声系数图4-1电阻的噪声模型线性度和动态范围图4-2非线性系统设计4.2射频电路仿真算法及商用仿真软件介绍SPICE模拟器应用于射频领域所遇到的限制射频电路仿真算法射频电路仿真工具4.3CMOS射频集成电路实现的难点4.4总结参考文献习题5集成无源元件5.1电阻图5-1有拐角的电阻5.2电容图5-2MOS电容的理想C-V曲线图5-3MIM电容的结构图5-4三种互连线结构图5-5“夹心”金属电容5.3电感图5-6射频集成电路中电感的典型应用片上平面螺旋型电感图5-7片上平面螺旋型电感的结构图5-8接地隔离层图5-9片上平面螺旋型电感模型图5-10焊盘的校准结构图5-11衬底掺杂程度对片上电感的影响图5-12不同金属层对片上电感的影响图5-13金属层串并联对片上电感的影响图5-14接地隔离层对片上电感的影响图5-15几何尺寸对片上电感的影响图5-16对称片上电感可以减少芯片面积键合线电感图5-17引起键合线电感量变化的因素图5-18键合线电感模型变压器图5-19各种结构的片上变压器图5-20变压器的电路图符号图5-21变压器等效电路模型5.4容抗管反向二极管图5-22反向二极管型容抗管图5-23容抗管的小信号等效电路图5-24容抗管的不同版图结构MOS晶体管MOS容抗管图5-25MOS型容抗管图5-26MOS容抗管的调谐特性差分对称型容抗管图5-27对称型容抗管图5-28采用多指结构和采用共心结构的单端二极管型容抗管与对称二极管型容抗管的单位面积电容量、品质因子随控制电压的变化图5-29各种差分容抗管的结构5.5总结参考文献习题6射频MOS及BJT器件模型6.1简介6.2MOS器件模型直流模型图6-1nMOSFET中沟道电子速度与横向电场的关系。有关参数为μ0=500cm2/V-s,vsat=107cm/s,Esat=2×104V/cm阈值电压的测量MOS电容模型图6-2MOSFET电容高频品质因子图6-3用于求MOS最大功率增益截止频率的等效电路图6-4nMOS截止频率与标称栅长的关系非准静态（NQS）现象及模型图6-5最简单的处于饱和区的MOS交流小信号电路，交流输出电阻被忽略图6-6MOS沟道形成之后，源漏间与栅电极之间的分布RC网络图6-7MOS器件表示成沿沟道方向的若干个子器件串联而成图6-8MOS器件表示成沿沟道方向的二个子MOS器件串联而成图6-9MOS器件的非准静态（NQS）模型等效电路图6-10MOS器件的交流小信号分析：非准静态（NQS）模型等效电路与串联子器件的比较MOS非本征模型图6-11栅电极分布电阻、电容网络模型图6-12衬底分布电阻网络模型MOS高阶效应及其BSIM模型图6-13VGS<0,VDS>0时的漏极电流与衬底电流。由它们的大小大致相等，可以推测在漏极与衬底接触之间有一漏电流存在（GIDL）MOS噪声模型图6-14热噪声定义及测量电路图6-15MOSFET噪声等效电路。注意，ing依赖于gg，而gg有频率依赖关系图6-16MOSFET噪声等效电路。注意，此图中受控电流源的vgs是指g和s两端之间的压降，非是Cgs上的压降6.3双极型（BJT）器件电路模型Ebers-Moll模型图6-17基本的Ebers-Moll模型等效电路（假设为npn晶体管）时域大信号模型图6-18双极型晶体管包括电荷存储元件的瞬态大信号模型。iB,iC的表达式分别见式6-115和式6-116图6-19共基Ebers-Moll模型到共发模型（正向偏置）的演变。步骤(b)~(c)的过渡需要一点想象力交流小信号模型图6-20双极型晶体管交流小信号模型双极型晶体管的高频特性图6-21典型的集成电路npn晶体管的fT-IC曲线(引自［11］中第一章)BJT噪声模型图6-22双极型晶体管噪声等效电路6.4总结参考文献习题7无线收发机射频前端的系统结构图7-1一个典型的无线通信系统7.1接收机射频前端的系统结构图7-2无线接收机系统的基本组成部分超外差式接收机图7-3超外差式接收机的系统结构图7-4超外差式接收机的频域转换示意图图7-5中频频率选择对超外差式接收机性能的影响图7-6Hartley和Weaver镜像抑制接收机的系统结构图7-7具有正交输出的超外差式接收机图7-8具有正交输出的Weaver镜像抑制接收机零中频接收机图7-9仅与一个正弦本地振荡信号进行混频的零中频接收机频域转换示意图图7-10零中频接收机的系统结构图7-11与正交本地振荡信号进行混频的零中频接收机频域转换示意图图7-12信号泄漏造成直流失调图7-13利用数字信号处理技术消除零中频接收机中的直流失调低中频接收机图7-14低中频接收机的系统结构图7-15低中频接收机的频域转换示意图图7-16幅度和相位不匹配对低中频接收机的影响图7-17引入额外的镜像信号抑制模块的低中频接收机系统结构图7-18利用射频带通滤波器来抑制镜像信号的低中频接收机的频域转换示意图图7-19利用无源多相滤波器来抑制镜像信号的低中频接收机的频域转换示意图图7-20低中频接收机的中频处理模块其他结构的接收机图7-21超再生式接收机的系统结构图7-22超再生式接收机中的振荡器结构图7-23超再生式接收机链路各节点信号的时序图图7-24宽带中频接收机的系统结构图7-25亚采样接收机的系统结构图7-26超宽带接收机的系统结构7.2发射机射频前端的系统结构图7-27无线发射机系统的基本组成部分超外差式发射机图7-28超外差式发射机的系统结构图7-29超外差式发射机的频域转换示意图直接上变频发射机图7-30直接上变频发射机的系统结构图7-31直接上变频发射机的频域转换示意图其他结构的发射机图7-32中频上变频发射机的系统结构图7-33正交中频上变频发射机的系统结构7.3总结参考文献习题8低噪声放大器8.1两端口网络的噪声分析图8-1有噪两端口网络和它的等效表示形式图8-2两端口网络的通用噪声模型8.2MOS晶体管两端口网络噪声参数的理论分析图8-3包含有栅阻抗噪声和衬底阻抗噪声的晶体管噪声模型图8-4NMOS晶体管的两端口网络噪声参数的测量结果和模拟结果的比较8.3集成CMOS低噪声放大器的电路结构图8-5终端所接负载对射频滤波器的影响输入端并联电阻的共源放大器图8-6输入端并联电阻的共源放大器共栅放大器结构图8-7共栅放大器结构图8-8共栅放大器做低噪声放大器应用的实例并联-串联反馈放大器结构图8-9并联-串联反馈放大器结构图8-10并联-串联反馈放大器的低频小信号等效电路8.4源简并电感型共源放大器图8-11源简并电感型共源放大器晶体管的简单I-V分析方程阻抗匹配图8-12源简并电感型共源放大器的小信号等效电路有效跨导图8-13输入反射系数对PCC的影响噪声因子噪声优化图8-14满足噪声系数要求时IDS和VGS-VT的设计曲线三阶交调点分析图8-15共源放大器的电路图图8-16Θ和VGS-VT对IP2和IP3的影响图8-17M和VGS-VT对IP2和IP3的影响图8-18低噪声放大器的小信号等效电路图8-19IDS和VGS-VT对低噪声放大器三阶交调点的影响8.5CMOS低噪声放大器的设计策略低噪声放大器的拓扑结构图8-20源简并电感型Cascode共源放大器增益噪声系数输入节点寄生电容对放大器性能的影响图8-21考虑输入节点寄生电容的低噪声放大器电路图图8-22输入节点寄生电容对低噪声放大器RS,max的影响Cgd和M对放大器性能的影响图8-23Cgd对放大器小信号等效模型的影响LNA设计方程Cascode器件的设计图8-24Cascode晶体管的寄生边缘效应等高线设计方法图8-25RS,max及有效源阻抗与IDS和VGS-VT的变化曲线图8-26放大器的噪声系数和输入三阶交调点与IDS和VGS-VT的变化曲线图8-27满足PVC要求时负载阻抗RL以及放大器的品质因子与IDS和VGS-VT的变化曲线图8-28达到输入匹配条件时Lg、Ls与IDS和VGS-VT的变化曲线图8-29在IDS和VGS-VT平面上设计目标和限制条件所允许的设计空间不完全阻抗匹配对低噪声放大器性能的影响其他设计考虑图8-30差分放大器电路结构图8-31两种不同的版图图8-32低噪声放大器的偏置电路8.6宽带低噪声放大器图8-33利用带通滤波器技术的宽带低噪声放大器图8-34利用并联反馈技术的宽带低噪声放大器8.7微波晶体管放大器设计方法图8-35微波晶体管放大器的电路结构图8-36简化后的微波晶体管放大器的电路图功率增益关系图8-37微波晶体管放大器的信号流图恒增益圆图8-38Smith圆图上的恒增益圆图8-39Smith圆图上的恒增益圆恒噪声系数圆图8-40Smith圆图上的恒噪声系数圆恒驻波系数圆图8-41输入阻抗匹配网络和输出阻抗匹配网络在微波晶体管放大器中的作用稳定性圆图8-42输出稳定性圆图8-43输入稳定性圆图8-44输出无条件稳定图8-45输入无条件稳定8.8总结参考文献习题图8-46习题11图图8-47习题12图9混频器9.1混频器的基本工作原理图9-1由单个MOS晶体管构成的混频器图9-2由单个MOS晶体管构成的高隔离度混频器图9-3双栅晶体管混频器9.2描述混频器性能的参数噪声因子(噪声系数)图9-4混频过程中的噪声转换转换增益线性度：1dB压缩点和三阶交调点图9-5混频器的1dB压缩点图9-6混频器的三阶交调点端口隔离度其他性能参数9.3电流换向有源混频器电路结构图9-7有源混频器的电路结构图9-8双平衡混频器的输出频谱成分图9-9单平衡混频器的输出频谱成分转换增益图9-10p0(t)和p1(t)的波形\图9-11开关对的转换增益c随归一化偏置电流和归一化本振信号幅度UO=ΘVO的变化曲线噪声因子(噪声系数)图9-12混频过程中白噪声的频域搬移过程图9-13α随归一化偏置电流和归一化本振信号幅度UO=ΘVO的变化曲线图9-14G(t)和Son12(f,t)的时域波形图9-15随归一化电流和归一化图9-16G2与归一化偏置电流及归一化本振信号幅度UO的关系曲线图9-17考虑开关对共源节点寄生电容的单平衡混频器电路图图9-18开关对共源节点电压VS和寄生电容充放电电流iCP和输出电流iO的波形图9-19本振信号为正弦型信号时开关对的输入端电压为整流波形和噪声电压的叠加图9-20开关对共源节点的电压波形图9-21通过减小流过开关对的电流来减小混频器的噪声系数线性度提高线性度的技术图9-22采用源简并技术提高混频器的线性度图9-23AB类工作的驱动级的输出电流波形图9-24采用分段线性近似技术的驱动级电路图图9-25采用分段线性近似的驱动级跨导图9-26开关对共源节点加入谐振电路来消除寄生电容的影响图9-27三阶交调积消除技术输出负载图9-28采用三种不同输出负载的混频器图9-29具有滤波功能的电阻负载型混频器图9-30晶体管作负载时混频器的输出共模控制电路射频输入端接口电路图9-31采用电感源简并技术的混频器驱动级图9-32采用共栅结构的混频器驱动级图9-33单端输入的双平衡混频器本振输入端接口电路图9-34本振缓冲器设计考虑应用于零中频接收机的混频器设计图9-35噪声消除技术图9-36改善二阶线性度性能的混频器9.4其他类型的混频器电位混频器图9-37电位混频器无源混频器图9-38无源混频器亚采样混频器图9-39亚采样混频过程图9-40亚采样混频器图9-41亚采样混频器的噪声转移过程9.5总结参考文献习题10射频功率放大器10.1晶体管非线性模型图10-1晶体管的非线性模型10.2功率匹配与负载线匹配图10-2功率匹配和负载线匹配图10-3采用功率匹配和负载线匹配时A类放大器的输入-输出功率传输特性10.3性能参数输出功率效率功率利用因子功率增益线性度图10-4IS-95CDMA通信系统的ACPR描述图10-5几种无线通信系统的频谱掩模板图10-6错误向量定义图10-7利用星图来测量EVM10.4负载线理论和Loadpull技术图10-8理想晶体管模型图10-9晶体管工作于A类模式时的偏置点图10-10A类功率放大器的电路图及电流、电压波形图10-11A类功率放大器的电流、电压波形与电阻负载阻抗值的关系图10-12串联电抗元件可提高晶体管漏端的电压幅度（输出功率保持不变）图10-13并联电纳元件可提高流过晶体管的电流幅度（输出功率保持不变）图10-14Smith圆图上的Loadpull曲线10.5传统功率放大器波形分析图10-15传统功率放大器的驱动电压波形和输出电流波形图10-16输出电流中直流成分以及1阶到5阶谐波成分幅度随导通角α的变化曲线输出终端图10-17传统功率放大器的电路图图10-18传统功率放大器的各种波形图10-19传统功率放大器的输出功率和效率随导通角的变化曲线Knee电压的影响图10-20晶体管的典型I-V曲线图10-21Knee电压使得功率放大器输出电流波形中出现双峰图10-22输出电压幅度减小可降低Knee电压的影响功率传输关系和线性度图10-23A类放大器的功率传输关系图10-24AB类放大器的功率传输关系图10-25B类放大器的功率传输关系图10-26C类放大器的功率传输关系图10-27传统功率放大器的功率传输关系图10-28采用强弱非线性模型后传统功率放大器的功率传输关系驱动强度图10-29两级功率放大器的效率与输出级功率增益之间的关系曲线匹配网络和谐波短路终端的设计图10-30匹配网络结构图10-31宽带匹配网络图10-32四分之一波长短路传输线作谐波短路终端推挽B类功率放大器图10-33推挽B类功率放大器传统功率放大器的设计过程10.6开关模式功率放大器D类功率放大器图10-34D类功率放大器的电路图图10-35D类功率放大器的波形图E类功率放大器图10-36E类功率放大器的电路图图10-37E类功率放大器的各种电流波形图图10-38E类功率放大器开关上的电压波形图10-39采用不同设计方程完成的E类放大器的输出功率和效率比较图10-40开关不完全截止时，电流和电压波形存在重叠区10.6.3F类功率放大器图10-41F类功率放大器的电路图图10-42F类功率放大器的波形图图10-43F-1类功率放大器的电路、波形图图10-44采用集中式元件实现的F类功率放大器的电路图图10-45基频和三阶谐波成分的合成电压波形图10-46采用集中式元件实现的F类功率放大器的波形图10.7不同类型功率放大器性能比较10.8采用CMOS工艺实现集成功率放大器面对的挑战耐压能力MOS晶体管跨导衬底问题Knee电压图10-47负载线匹配法图10-48功率晶体管和深亚微米晶体管的I-V曲线10.9CMOS功率放大器电路设计技术差分结构图10-49差分放大器的电路图和单端输出、差分输出电压波形图10-50共源端直接接地的差分放大器图10-51Downbond封装技术Cascode技术图10-52Cascode差分电路图10-53Cascode结构和共源结构的I-V曲线比较有效利用键合线电感图10-54功率放大器的输出网络输出级的输入调谐图10-55驱动级和输出级之间的接口电路图10-56修改后的接口电路Cascode电感图10-57差分结构中的Cascode电感深亚微米工艺下的负载阻抗优化图10-58深亚微米工艺下优化负载阻抗值的流程图功率合成图10-59Wilkinson功率合成技术图10-60分布式有源变压器技术的电路图图10-61分布式有源变压器技术的实现版图（简化）稳定性问题10.10线性化技术功率放大器非线性的影响图10-62非线性功率放大器的输出包含各阶交调积和谐波成分图10-63功率放大器的非线性引起频谱增生图10-64非线性功率放大器的AM-AM效应和AM-PM效应图10-65功率放大器的非线性引起星图变形调制方式图10-66恒包络调制信号图10-67非恒包络调制信号图10-68QPSK调制系统的星图图10-69OQPSK调制系统的星图图10-70GMSK调制系统的星图图10-71π/4DQPSK调制系统的星图图10-72载波系统的信号峰值-平均能量比随载波数N的变化曲线线性化技术和提高效率的技术图10-73功率回退技术图10-74漏端调制技术（Heising调制器）图10-75改进的漏端调制技术图10-76包络反馈技术图10-77前馈技术图10-78预失真技术图10-79包络恢复和消除技术图10-80LINC技术图10-81极坐标反馈技术图10-82笛卡儿坐标反馈技术图10-83偏置自适应技术图10-84Doherty技术图10-85Doherty放大器的功率传输特性10.11总结参考文献习题11射频振荡器11.1振荡条件图11-1振荡器的反馈模型图11-2稳定振荡器的闭环传输函数与振荡幅度之间的关系曲线图11-3硬自激的振荡特性图11-4振荡器的自动幅度控制图11-5并联谐振回路的相频特性11.2描述函数图11-6大信号跨导器图11-7入信号幅度很高时晶体管栅极、源极的电压波形和流过晶体管的电流波形图11-8大信号跨导与小信号跨导比值与信号幅度之间的关系曲线11.3反馈型LC振荡器图11-9LC振荡器的振荡原理图11-10反馈型LC振荡器的三种典型拓扑结构图11-11Colpitts振荡器的完整电路图图11-12Colpitts振荡器的大信号等效电路(Iin为输入激励源)11.4负阻LC振荡器负阻的概念图11-13正、负电阻的概念负阻振荡原理图11-14负阻振荡电路图11-15δ2>ω20时的电流变化曲线图11-16δ2=ω20时的电流变化曲线图11-17δ2<ω20时的电流变化曲线图11-18负阻振荡器原理电路负阻振荡器电路图11-19单端负阻电路图11-20单端负阻LC振荡器图11-21差分负阻电路图11-22差分负阻LC振荡器图11-23负阻振荡器的正反馈分析图11-24LC谐振回路的幅频响应曲线和相频响应曲线频率调谐图11-25电压控制振荡器的概念图11-26VCO频率调谐的线性度图11-27反向pn结作调谐元件的LC电压控制振荡器图11-28MOS容抗管作调谐元件的LC电压控制振荡器图11-29数字调谐技术图11-30数字调谐技术可能存在盲区设计过程11.5环型振荡器图11-31环型振荡器振荡条件图11-32共源放大器构成的单极点反馈系统图11-33两极点反馈系统图11-34增加了一个理想反相器的两极点反馈系统图11-35三级环型振荡器：三极点反馈系统图11-36三极点反馈系统闭环传输函数的波特图图11-37三级环型振荡器各节点的电压波形图11-38三级环型振荡器起振时各节点的电压波形图11-39三级环型振荡器的大信号稳定振荡波形延迟单元电路图11-40单端延迟单元电路图11-41电阻作负载的差分延迟单元电路及各点电压波形图11-42交互式耦合差分延迟单元电路频率调谐图11-43改变充放电电流来调节延迟单元的延迟时间图11-44恒电流源环型振荡器图11-45V-I变换电路图11-46改变负载电阻值来调节延迟单元的延迟时间图11-47复制偏置技术图11-48采用正反馈技术来调节延迟单元的延迟时间图11-49具有常数振荡幅度的正反馈技术图11-50采用电流折叠的正反馈技术图11-51采用差值技术来调节延迟单元的延迟时间图11-52采用差值技术的单端延迟单元电路图11-53采用差值技术的差分延迟单元电路图11-54采用差值技术的恒振荡幅度差分延迟单元电路图11-55组合频率调谐技术图11-56宽调谐范围的差分延迟单元电路11.6压控振荡器的相位域模型11.7相位噪声和抖动相位噪声图11-57理想正弦型信号的频谱图11-58非理想正弦型信号的频谱图11-59相位扰动转化为输出频谱图11-60相位噪声对通信系统质量的影响图11-61相位噪声造成发射机频谱扩散时钟抖动图11-62理想时钟信号和非理想时钟信号相位噪声和时钟抖动的关系相位噪声分析模型图11-63理想负阻振荡器图11-64实际测量得到的相位噪声曲线图11-65相位和幅度脉冲响应模型图11-66不同时刻注入电流脉冲对振荡波形的影响图11-67LC振荡器和环型振荡器的ISF图11-68噪声对输出电压频谱的影响可以看作两个系统的级联图11-69电路噪声转换为相位噪声的过程图11-70白色周期性稳态噪声源可以分解为一个白色稳态噪声源和周期性函数的乘积图11-71Colpitts振荡器中周期性稳态噪声的影响图11-72环型振荡器中周期性稳态噪声的影响11.8相位噪声性能分析环型振荡器图11-73环型振荡器的近似ISF图11-74通过在延迟单元中引入锁存器来提高状态转换速率图11-75五级环型振荡器（在每一级的输入都注入一个相同大小的噪声电流源）图11-76每一个噪声源贡献的相位子表示LC差分负阻振荡器图11-77尾部偏置电流型LC振荡器的电路图图11-78电流偏置型负阻振荡器的差分振荡幅度与偏置电流之间的关系图11-79偏置电流源在负阻LC振荡器中的作用图11-80其他参数不变时，振荡器相位噪声与偏置电流之间的关系图11-81互补差分LC振荡器的电路图图11-82对电流源阻抗的要求图11-83噪声滤波器技术图11-84采用噪声滤波技术的顶部偏置负阻振荡器图11-85采用噪声滤波技术的电压偏置型负阻振荡器11.9频率牵引效应图11-86振荡器的频率牵引效应11.10正交信号的产生RC-CR网络图11-87RC-CR网络频率除法器图11-88主从触发器作为正交信号产生器图11-89触发器作为正交信号产生器正交LC振荡器图11-90注入信号到振荡器中及其小信号模型图11-91耦合LC振荡器的原理图和晶体管级电路图图11-92耦合LC振荡器的小信号等效电路图图11-93同相耦合和反相耦合的LC振荡器图11-94反相耦合LC振荡器的相位子表示图11-95多振荡器反相耦合可以提供多相振荡信号无源多相网络图11-96具有正极性序列和负极性序列的四相信号的相位子分布图11-97N相网络中其中一相的电路结构图11-98单级和多级四相网络图11-99四相网络作为正交信号产生器图11-100应用于900MHz接收机中的不同级数多相网络的增益匹配误差随频率的变化曲线图11-101无源多相网络作复滤波器实现镜像抑制功能图11-102复滤波器的信号流图表示图11-103应用于900MHz接收机中的不同级数多相网络复数滤波器的频率响应曲线图11-104无源多相网络传输特性在最坏情况下的元件取值11.11总结参考文献习题图11-105习题1图图11-106习题3图图11-107习题8图12频率合成器12.1频率合成器的基本概念频率范围图12-1IEEE802.11a无线局域网的频带频率精度频率切换时间频率稳定度与准确度频谱纯度图12-2频率合成器的瞬时相位扰动转化为相位噪声图12-3频率合成器和振荡器的相位噪声曲线比较图12-4频率合成器输出频谱上的杂散12.2直接数字频率合成器频率合成原理图12-5直接数字频率合成器的原理性框图图12-6直接数字频率合成器中低通滤波器的传输函数图12-7直接数字频率合成器各模块输出的波形图杂散分析图12-8直接数字频率合成器中的噪声源压缩ROM存储量的技术图12-9利用正弦型函数的对称性来减小ROM查找表的存储量图12-10正弦型函数幅度与相位差算法图12-11Sunderland结构图12-12Taylor序列近似图12-13利用正弦波数模变换器来代替ROM查找表的直接数字频率合成器实现调制功能和波形发生器图12-14利用直接数字频率合成技术来实现各种调制方式优点和缺点图12-15直接数字频率合成技术和锁相环技术结合组成双环结构12.3锁相环路的基本原理与性能分析基本工作原理图12-16锁相环的基本方框图及振荡器和鉴相器的传输特性图12-17锁相环对频率发生阶跃变化的响应曲线锁相环中的基本模块图12-18乘法器型鉴相器的平均输出与相位误差的关系曲线图12-19两输入信号之间的相位差不同时异或门型鉴相器的信号波形图12-20异或门型鉴相器平均输出ud(t)与相位误差θe之间的关系曲线图12-21JK触发器型鉴相器图12-22两输入信号之间的相位差不同时JK触发器型鉴相器的信号波形图12-23JK触发器型鉴相器平均输出ud(t)与相位误差θe之间的关系曲线图12-24鉴频鉴相器图12-25鉴频鉴相器的状态转换图图12-26两输入信号之间的相位差不同时PFD的信号波形图12-27鉴频鉴相器平均输出ud(t)与相位误差θe之间的关系曲线图12-28ud(t)的占空比与两输入信号的频率比ω1/ω2之间的关系曲线图12-29一阶和二阶无源超前滞后网络的电路图图12-30一阶和二阶无源超前滞后网络的幅频响应曲线图12-31一阶和二阶有源超前滞后网络的电路图图12-32一阶和二阶有源超前滞后网络的幅频响应曲线图12-33一阶和二阶有源PI网络的电路图图12-34一阶和二阶有源PI网络的幅频响应曲线锁相环在锁定状态下的性能图12-35锁相环在锁定状态下的数学模型图12-36相位传输函数和误差传输函数的幅频响应曲线图12-37二阶锁相环相位传输函数H(s)的幅频响应曲线图12-38欠阻尼锁相环系统对频率阶跃变化的时域响应曲线图12-39不同阻尼系数下欠阻尼锁相环系统对频率阶跃变化的时域响应曲线图12-40二阶锁相环相位误差传输函数He(s)的幅频响应曲线（ζ=0.707）图12-41相位裕度图12-42相位裕度大小与闭环系统的单位阶跃瞬态响应之间的关系曲线图12-43输入参考信号相位在t=0发生阶跃变化时的锁相环的瞬态响应图12-44锁相环输入参考相位发生阶跃变化时环路滤波器的输出产生振荡衰减波形图12-45锁相环输入参考相位发生阶跃变化时环路相位误差的时域波形图12-46输入参考信号频率在t=0发生阶跃变化时的锁相环的瞬态响应图12-47锁相环输入参考频率发生阶跃变化时环路相位误差的时域波形12.4电荷泵型锁相环电荷泵的基本特性图12-48PFD同无源超前-滞后网络的组合电路图12-49PFD同有源PI网络的组合电路图12-50PFD同电荷泵的组合电路电荷泵型锁相环在锁定状态的性能图12-51PFD、电荷泵及环路滤波器的组合电路对不同输入相位差的响应图12-52PFD、电荷泵及环路滤波器的组合电路对相位阶跃变化的响应图12-53PFD、电荷泵及环路滤波器的组合电路对相位阶跃变化的等效电路图12-54电荷泵型锁相环的线性模型图12-55电荷泵型锁相环中常用的环路滤波器图12-56二阶电荷泵型锁相环开环传输函数的幅频和相频响应图12-57IPK0减小降低了锁相环路的稳定性电荷泵型锁相环的非理想效应图12-58两输入信号之间没有相位差和存在微小相位差时PFD的输出波形图12-59PFD的死区效应图12-60PFD的实现电路图与延迟时间构成示意图图12-61PFD的实际输出波形图12-62PFD对微小相位误差的反应图12-63电荷泵的晶体管级电路图、延迟不匹配波形及改进措施图12-64电荷泵中的电流源之间的电流大小不匹配问题图12-65分电荷泵图12-66电荷泵型锁相环的实际输出频谱图12-67高性能电荷泵的电路图图12-68高性能电荷泵型锁相环的输出频谱12.5锁相环型频率合成器整数频率合成器图12-69混合信号锁相环路图12-70混合信号锁相环路锁定时的数学模型图12-71整数频率合成器图12-72对晶体振荡器的输出频率进行分频的整数频率合成器图12-73双模预分频技术图12-74基于动态电路技术的双模预分频器图12-75高速动态D触发器和与非门触发器图12-76TSPC触发器图12-77基于相位开关技术的双模预分频器图12-78电流导向型锁存器图12-79VCO电压控制线上纹波的等效波形图12-80频率合成器在频率切换后VCO压控电压的稳定过程图12-81整数频率合成器的噪声模型图12-82整数频率合成器的相位噪声传输特性图12-83整数频率合成器的开环相位噪声和闭环相位噪声曲线图12-84三阶环路开环传输函数的波特图小数频率合成器图12-85小数频率合成器的基本原理图12-86小数频率合成器各节点的波形图图12-87累加器的等效模型图12-88一阶∑-Δ调制器的等效模型图12-89一位量化的三阶调制器图12-90三阶MASH调制器图12-91三阶MASH调制器的极零点和输出频谱图12-92三阶MASH调制器和多位量化、单环∑-Δ调制器的输出状态图12-93多位量化、单环∑-Δ调制器图12-94多位量化、单环∑-Δ调制器的极零点和输出频谱图12-95采用小数频率合成器实现的GFSK调制器图12-96GFSK调制器的线性化模型图12-97利用预校准技术来提高数据率双锁相环频率合成器图12-98双锁相环频率合成器图12-99混频器在环路之内的双环频率合成器12.6延迟锁定环路图12-100延迟锁定环路12.7锁相环的应用频率调制器与解调器图12-101开环频率调制器图12-102闭环频率调制器图12-103两点闭环频率调制器图12-104调频信号的解调载波同步图12-105利用Costas环来提取相干载波减小时钟偏斜和抖动图12-106时钟偏斜问题图12-107利用锁相环路来消除时钟偏斜问题图12-108利用锁相环路来减小抖动12.8总结参考文献习题图12-109习题2图图12-110习题8图13其他电路技术13.1偏置电路Widlar电流源图13-1由电阻和电流镜构成的简单电流源图13-2Widlar电流源自偏置电流源图13-3自偏置电流源的工作原理图13-4带有启动电路的CMOS自偏置电流源（以晶体管阈值电压作为参考）图13-5第二种形式的自偏置电流源（以双极晶体管的BE结电压作为参考）图13-6第三种形式的自偏置电流源（以热电压VT作为参考）恒跨导源图13-7恒跨导源能隙基准源图13-8能隙基准源的基本原理图13-9典型能隙基准源的输出电压与温度的关系曲线（α=0）图13-10CMOS能隙基准源图13-11运放的失调电压对能隙基准源的影响图13-12增加ΔVEB的电路方案图13-13增加ΔVEB的另一种电路方案图13-14减小运放失调电压影响的能隙基准源图13-15CMOS能隙基准源电路恒温电流源图13-16恒温电流源偏置电路的速度考虑图13-17电路瞬态对偏置电压或者电流的影响13.2自动增益控制环路基本原理图13-18自动增益控制环路的基本原理图13-19数字自动增益控制环路可变增益放大器图13-20Gilbert单元图13-21通过改变输入级的偏置电流来调节放大器的跨导图13-22通过改变输入级源简并电阻RE的阻值来调节放大器的跨导图13-23可编程跨导器为基础的高线性度VGA图13-24R-2R开关电阻阵列作负载的VGA图13-25可编程反馈为基础的VGA图13-26可编程衰减器13.2.3AGC电路实例图13-27AGC电路实例图13-28单级VGA的电路图图13-29峰值检测电路的部分电路图图13-30带Gm-C反馈滤波器的VGA的AC分析结果13.3高频滤波器二阶滤波器图13-31两个带阻滤波器的幅频响应曲线集成高频滤波器图13-32LC谐振电路作负载的共源放大器图13-33具有镜像抑制功能的低噪声放大器图13-34利用源简并并联谐振电路来实现具有镜像抑制功能的低噪声放大器Q值补偿电路图13-35带有Q值补偿电路的带通滤波器图13-36Q值补偿电路可以提高滤波器的滤波能力并增加滤波器的增益图13-37带有Q值补偿电路的带阻滤波器自动Q值调谐电路图13-38自动Q值调谐电路自动频率调谐图13-39自动频率调谐电路图13-40具有频率调谐功能的镜像抑制滤波器13.4注入锁定技术图13-41Miller模型图13-42注入锁定环路的相位噪声特性图13-43注入锁定分频器图13-44注入锁定分频器的输出相位噪声特性13.5总结参考文献习题图13-45习题1图图13-46习题2图图13-47习题5图图13-48习题8图14版图设计、ESD防护和混合信号集成14.1版图设计技术匹配设计图14-1电阻条的阻值受到周围形状随机波动的影响图14-2大电容等效为多个小电容的并联图14-3宽电阻条的电阻等效为多个窄电阻条的电阻并联图14-4大面积的晶体管等效为多个小面积晶体管的串并联图14-5不同宽度多晶电阻条的版图图14-6不同面积双层多晶电容的版图图14-7采用哑单元技术来提高电阻之间的匹配程度图14-8公用重心设计图14-9阻值比为2∶3的匹配电阻的版图图14-10电容值之比为1∶8的匹配电容的版图图14-11匹配MOS晶体管的版图图14-12增加哑连线来提高晶体管的匹配性能图14-13采用公用重心设计技术来提高晶体管的匹配性能寄生优化设计图14-14减小晶体管栅极的寄生阻抗图14-15宽晶体管的版图图14-16Cascode结构晶体管的版图图14-17采用圆周状版图来减小晶体管的寄生效应图14-18采用多个均匀分布的最小孔并联的方法来减小孔寄生电阻和提高孔的可通过电流能力可靠性设计图14-19天线效应图14-20Latch-Up效应图14-21双环保护带（guard-ring）参考源分布图14-22电流型偏置电路图14-23电压/电流混合走线方法14.2焊盘图14-24焊盘图14-25焊盘版图图14-26采用接地的最底层金属层或者接地的多晶硅层将焊盘和衬底进行有效有隔离14.3ESD防护电路ESD概述ESD测试模型图14-27人体模型图14-28人体模型的短路放电电流波形图14-29修改后的人体模型图14-30机器模型图14-31机器模型的短路放电电流波形图14-32CDM模型图14-33CDM模型的短路放电电流波形图14-34TLP模型图14-35TLP模型的I-V数据曲线图14-36TLP模型瞬态电压和电流波形ESD防护器件图14-37ESD防护方案的典型I-V曲线图14-38二极管的典型I-V曲线图14-39由二极管构成的典型ESD防护电路图14-40双极型晶体管构成的ESD防护电路及双极型晶体管的典型I-V曲线图14-41MOS管构成的ESD防护电路的电路图图14-42ggNMOS管的横截面图和等效电路图图14-43寄生SCR结构的横截面图图14-44SCR结构的等效电路图图14-45SCR结构的典型I-V曲线图14-46作为防护器件的SCR结构ESD防护电路图14-47攻击模式图14-48多电源电压芯片的全芯片ESD防护方案图14-49输入端两级ESD防护电路图14-50叉指结构晶体管的版图图14-51叉指结构晶体管作ESD防护器件存在的问题及其解决办法图14-52MOS栅耦合ESD防护电路图14-53使用双极型晶体管作为ESD防护器件的防护电路图14-54低触发电压SCR防护结构图14-55输出端ESD防护方案图14-56输出端ESD部分防护方案图14-57输出端的自我ESD防护方案图14-58由ggNMOS和低触发电压SCR构成的电源钳制电路图14-59正向二极管链构成的电源钳制电路图14-60开关型电源钳制电路ESD版图设计图14-61N+/p阱垂直二极管的横截面图和版图图14-62n阱/p阱水平二极管的横截面图和版图图14-63ggNMOS的横截面图和版图图14-64BSGD-DGSBSGD-DGSB叉指晶体管结构图14-65格形晶体管结构图14-66金属互连线的走线方向与电流流动方向一致图14-67金属互连线的走线方向对ESD防护性能的影响14.4衬底噪声耦合与混合信号集成集成电路封装的寄生效应图14-68双列直插封装（DIP）的寄生效应图14-69封装寄生自感和互感的计算衬底特性图14-70外延层型衬底图14-71背面没有敷导电型环氧树脂和敷有导电型环氧树脂的浅掺杂衬底（衬底背面均悬空）的电磁场分析结果图14-72外延层型衬底的等效模型衬底噪声耦合机理图14-73数字电源线耦合是衬底噪声耦合的一种主要机制图14-74衬底噪声耦合的SPICE等效模型图14-75衬底耦合噪声与电源线上的寄生电感量之间的关系曲线减小衬底噪声耦合的措施图14-76数字电路产生的开关噪声对敏感性电路产生干扰所涉及的过程图14-77采用多焊盘、多键合线、多管脚等技术来减小封装的寄生电感图14-78采用倒封装技术来减小封装的寄生电感图14-79混合信号集成电路的版图布局图14-80深n阱结构图14-81模拟地的不同接法对模拟电路的影响图14-82混合信号集成电路与外接环境的接口电路抗干扰设计图14-83互连线的寄生阻抗和寄生容抗会引起信号延迟和色散图14-84互连线之间的信号串扰图14-85模拟电路采用差分操作来减小信号串扰的影响图14-86信号屏蔽技术图14-87另一种信号屏蔽技术图14-88封装时键合线之间、管脚之间存在的互感和耦合电容引起信号串扰图14-89减小封装串扰图14-90将流过电流方向相反但大小相同的键合线放在一起可以降低封装引入的寄生电感量14.5总结参考文献习题15DCS-1800无线接收机模拟前端15.1DCS-1800无线通信系统概要图15-1蜂窝通信系统图15-2DCS-1800无线通信系统的频带图15-3DCS-1800系统的帧结构15.2调制方案MSK调制图15-4MSK信号的相位网格图图15-5MSK调制信号的产生过程图15-6MSK调制信号的星图GMSK调制图15-7GMSK信号的瞬时频率和相位变化曲线图15-8GMSK信号的产生过程图15-9GMSK信号的星图图15-10DCS-1800系统GMSK信号的频谱15.3无线接收机系统结构图15-11DCS-1800无线接收机的系统结构图15-12DCS-1800无线接收机基带处理芯片的结构框图15.4接收机模拟前端性能规划噪声系数图15-13GMSK接收机系统的误码率与信噪比之间的关系镜像抑制率图15-14DCS-1800标准规定的同信道干扰和相邻信道干扰图15-15存在同信道干扰和相邻信道干扰时DCS-1800低中频接收机的I+jQ输出本振泄漏交调性能图15-16由DCS-1800标准推导无线接收机的三阶交调点相位噪声图15-17DCS-1800标准规定的阻塞信号杂散抑制15.5模块电路性能规划低噪声放大器正交混频器VGA-Filter模数变换器正交性能本节总结图15-18镜像抑制率与I、Q通道幅度和相位不匹配之间的关系图15-19DCS-1800低中频接收机模拟前端的级图15.6电路描述图15-20应用于DCS-1800无线通信系统的低中频接收机模拟前端低噪声放大器图15-21低噪声放大器的电路图正交混频器图15-22混频器的电路图图15-23接收机模拟前端中的各种跨导器差分可变增益放大器/滤波器图15-24可变增益放大器/滤波器的电路图15.7测试结果图15-25DCS-1800无线收发机模拟前端的芯片显微照片图15-26接收机模拟前端的测试转换增益曲线图15-27当输入信号功率变化时接收机模拟前端增益和输出信号功率的变化曲线图15-28接收机模拟前端的输入反射系数图15-29接收机模拟前端的噪声系数测试曲线图15-30接收机模拟前端的镜像抑制测试结果图15-31对接收机模拟前端在不同增益下的二阶交调性能和三阶交调性能的测试结果图15-32给接收机输入GMSK信号时接收机I通道输出的频域和时域波形图15-33输入GMSK信号的时域波形和星图图15-34输入GMSK信号的眼图15.8总结参考文献