怎样拥有桃花眼

PAGE1/NUMPAGES12国家开放大学《数字电子电路》形考任务1-4参考形考任务1一、单选题（每小题4分，共48分）1.十进制数（127.0625）10换算成二进制数，正确结果是（）。A.（11101.101）2B.（1111111.0001）2C.（1011101.0011）22.将二进制数（101011.101101）2转换成十进制数，正确结果是（）。A.（43.703125）10B.（45.839844）10C.（44.839125）103.将二进制数（100110.100111）2转换成十六进制数，正确结果是（）。A.（26.9C）16B.（46.47）16C.（92.97）164.经证明，等式（）正确。A.AB+AC+BC=AB+CB.AB+BC+CA=AB+AB+ACC.AB+AB+BC=AB+BC+AC5.在下列真值表中，A、B为输入逻辑值，（）列的输出结果有误。ABA⊕BA⊕BAB⊕AB00100010101001111101A.A⊕BB.AB⊕ABC.A⊕B6.题图所示电路能够实现（）逻辑关系。A.与B.或C.与或非7.对于TTL电路，0.7V的输入电压为（）输入。A.不能确定B.低电平C.高电平8.在门电路的电气特性中，将输出电压急剧上升或下降所对应的（）称为阈值电压。A.开启电压B.输入电压C.输出电压9.对于TTL电路，当本级门电路输出高电平时，输出端电流（）。A.不确定B.向内流入，电路带灌电流负载C.向外流出，电路带拉电流负载10.OC门“线与”连接并正常工作的前提是（）。A.每个OC门分别接一个负载电阻B.电路输出端需要外接电源C.电路输出端只需一个外接负载电阻11.CMOS电路多余输入端（）。A.能悬空B.不确定C.不能悬空12.题图所示逻辑电路逻辑关系是（）。A.Y=AB+CB.Y=AB+CC.Y=AB+C二、判断题（每小题4分，共32分）13.将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。（×）14.逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示，也可以用卡诺图表示，但卡诺图与其他形式不能相互转换。（×）15.波形图用于反映逻辑变量之间随时间变化的规律，能够方便直观地表现输入变量的逻辑关系。（×）16.门电路的带负载能力用扇出系数表示，它通常由门电路输出低电平时的带负载能力决定。（×）17.三态门是能够实现“线与”的逻辑门，当它处于高阻态时，输出端与电路连接断开。（√）18.CMOS门电路在输入端和输出端的反相器，起到缓冲隔离和规范逻辑电平的作用。（√）19.CMOS反相器的噪声容限大于TTL门电路的噪声容限，所以抗干扰能力也比TTL电路强。（√）20.CMOS电路多余输入端不能悬空，TTL门电路的多余输入端可以悬空，悬空端相当于逻辑高电平。（√）三、综合题（包含5道单选题，每小题4分，共20分）21.（1）根据题意列出真值表，正确结果为（）；A.真值表（c）B.真值表（b）C.真值表（a）22.（2）按最小项列出正确的逻辑表达式为（）；A.F=ABC+ABC+ABC+ABCB.F=ABCC.F=ABC+ABC+ABC23.（3）正确是最简逻辑表达式为（）。A.F=AB+ACB.F=ABCC.F=AB+BC+CA24.（1）该电路为一个门电路连接较多门电路作为负载的结构形式，该电路应该优先选用（）；A.CMOS门电路B.TTL门电路C.两者均可25.（2）该电路以静态工作状态为主，若考虑功耗因素应选用（）。A.CMOS门电路B.两者均可C.TTL门电路形考任务2一、单选题（每小题4分，共48分）1.由组合逻辑电路的功能特点可知，任意时刻电路的输出（）。A.仅取决于电路过去的输出状态B.与该时刻输入状态和电路过去的输出状态均有关C.仅取决于该时刻的输入状态2.下列消除竞争冒险的方法中，（）是错的。A.引入时钟脉冲B.接入滤波电容C.在逻辑设计时增加冗余项3.普通二进制编码器的输入变量中，任何时刻（）。A.仅有一个被编对象有输入，其他均没有输入B.均可多个被编对象有输入，它们共同确定编码结果C.均可多个被编对象有输入，但只对优先级别最高的进行编码4.三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（）是错误的。A.图（b）B.图（a）C.图（c）5.下列三个逻辑电路框图中，（）是译码器。A.图bB.图cC.图a6.16选1数据选择器应该有（）个数据输入端。A.16B.4C.87.由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态（）。A.仅取决于电路的输入信号B.不仅取决于输入信号，还与输入信号作用前的现态有关C.仅取决于现在的输出状态8.主从触发器在每个CP脉冲周期，（）。A.主触发器只能改变一次，但从触发器的输出状态可能改变多次B.主触发器和从触发器的输出状态都只能改变一次C.主触发器的输出状态可能改变多次，但从触发器只能改变一次9.由RS触发器的真值表可知，它的状态方程和约束条件是（）。RSQn+100Qn01110011不允许A.Qn+1=S+RQn，RS=0B.Qn+1=R+SQn，RS=0C.Qn+1=S+RQn，RS=010.为了把串行输入的数据转换成并行输出的数据，可以使用（）。A.移位寄存器B.数据选择器C.计数器11.与同步时序电路相比，异步时序电路的主要缺点是（）。A.抗干扰能力差B.功耗大C.速度慢12.N个触发器可以构成最大计数长度为（）的计数器。A.N2B.2NC.N二、判断题（每小题4分，共32分）13.组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。（×）14.多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。（×）15.CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（√）16.若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。（√）17.触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。（√）18.将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（×）19.当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（√）20.由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（×）三、综合题（包含5道单选题，每小题4分，共20分）21.（1）该电路最简与或形式的逻辑表达式是（）。A.Y=A+BC+BDB.Y=AB+ACDC.Y=A+BC+CD22.（2）经，该电路具有（）功能。A.表决B.四舍五入C.单、双数判断23.分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。（1）该电路使用的触发器是（）。A.主从JK触发器B.上升沿触发的边沿JK触发器C.下降沿触发的边沿JK触发器24.（2）分析可知，该电路为（）。A.状态图如图2-5（a）所示，不能自启动五进制同步计数器B.状态图如图2-5（c）所示，能自启动六进制同步计数器C.状态图如图2-5（b）所示，能自启动五进制同步计数器25.（3）在CP脉冲的作用下，该电路时序图为（）。A.图2-6（c）B.图2-6（a）C.图2-6（b）形考任务3一、选择题（每小题4分，共52分）1.单稳态触发器与多谐振荡器在状态的区别是（）A.前者没有稳态，后者有两个稳态B.前者没有稳态，后者只有一个稳态C.前者只有一个稳态，后者没有稳态2.石英晶体多谐振荡器的突出优点是（）。A.价格便宜B.振荡频率稳定C.速度快3.为了将正弦信号转换成脉冲信号，信号频率不变，可以采用（）。A.单稳态触发器B.多谐振荡器C.施密特触发器4.555定时器的阈值为（）。A.1/3VCCB.2/3VCCC.1/3VCC2/3VCC5.在A/D转换器和D/A转换器中，衡量转换精度通常用（）。A.分辨率B.分辨率和转换误差C.转换误差6.下列三种A/D转换器中，（）的转换速度最快。A.并行比较型B.双积分型C.逐次比较型7.某自动控制系统中，微机与执行部件之间的接口电路应采用（）。A.施密特触发器B.D/A转换器C.A/D转换器8.RAM是由存储矩阵、地址（）和读/写控制电路三部分组成的。A.编码器B.分配器C.译码器9.只能读出不能改写，信息可永久保存的半导体存储器是（）。A.EPROMB.ROMC.PROM10.利用双稳态触发器存储信息的RAM称为（）。A.DRAMB.SRAMC.闪存11.某ROM电路有8根地址线，4根数据线，该ROM电路的容量为（）。A.512×4B.1024×4C.256×412.下列PLD芯片中，与阵列、或阵列均为可编程的是（）器件。A.PLAB.PALC.GAL13.图2-6所示阵列逻辑电路的逻辑函数表达式是（）。A.L=ABC+AC·D+BCDB.L=A·BC+ACD+BCDC.L=A·BC+AC·D+BCD二、判断题（每小题4分，共52分）14.单稳态触发器的输出脉冲宽度仅取决于电路本身的充放电时间参数，而与输入触发脉冲无关。（×）15.多谐振荡器不需要外加输入信号，只要接通电源就能通过自激产生振荡波形，所以它也是一种正弦波振荡器。（×）16.555定时器是一种用途极广泛的集成电路，包括双极型和CMOS型产品的所有型号最后三位数码都是555，外部引脚的排列完全相同。（√）17.D/A转换器的转换精度与电阻网络的元件参数误差有关，与基准电压的稳定性无关。（×）18.若逐次逼近型A/D转换器的输出为n位数字量，进行一次A/D转换至少需要经过n+2个CP周期才能完成。（√）19.A/D转换器的相对误差≤±LSB/2，表明实际输出的数字量与理论值的误差小于最低位的半个字。（√）20.RAM是由存储矩阵和地址译码器两部分组成的。（×）21.SRAM是利用MOS管栅极电容存储电荷效应的半导体存储器。（×）22.用4片256×4位RAM芯片，可扩展成512×8位的RAM存储系统。（√）23.PAL器件中，与阵列和或阵列是电路的核心，不同的芯片输出结构差异很大。（√）24.产品研制过程中需要不断修改的中、小规模逻辑电路，不适合选用GAL芯片。（×）25.FPGA由可编程逻辑快、可编程I/O模块和可编程内连线三部分组成。（√）形考任务4一、单选题（每小题4分，共48分）1.动态存储器DRAM具有（）的特点。A.速度慢，集成度高B.速度快，电路复杂C.速度快，电路简单2.当输入电压且时，三极管开关电路中管子处在（）状态。A.饱和B.放大C.截止3.将二进制数（100110.100111）2转换成十六进制数，正确结果是（）。A.（92.97）16B.（46.47）16C.（26.9C）164.555定时器的阈值为（）。A.2/3VCCB.1/3VCCC.1/3VCC和2/3VCC5.该电路以静态工作状态为主，若考虑功耗因素应选用（）。A.两者均可B.CMOS门电路C.TTL门电路6.下列三种A/D转换器中，（）的转换速度最快。A.逐次比较型B.双积分型C.并行比较型7.对于TTL电路，0.7V的输入电压为（）输入。A.低电平B.高电平C.不能确定8.主从触发器在每个CP脉冲周期，（）。A.主触发器只能改变一次，但从触发器的输出状态可能改变多次B.主触发器的输出状态可能改变多次，但从触发器只能改变一次C.主触发器和从触发器的输出状态都只能改变一次9.只能读出不能改写，信息可永久保存的半导体存储器是（）。A.ROMB.PROMC.EPROM10.为了把串行输入的数据转换成并行输出的数据，可以使用（）。A.移位寄存器B.计数器C.数据选择器11.与同步时序电路相比，异步时序电路的主要缺点是（）。A.功耗大B.抗干扰能力差C.速度慢12.N个触发器可以构成最大计数长度为（）的计数器。A.N2B.2NC.N二、判断题（每小题4分，共52分）13.闪存像RAM一样以字节为单位改写数据。（×）14.静态存储器SRAM集成度高；动态存储器DRAM存取速度快。（×）15.555定时器是一种用途极广泛的集成电路，包括双极型和CMOS型产品的所有型号最后三位数码都是555，外部引脚的排列完全相同。（√）16.8421码是一种二—十进制码，又称BCD码。（×）17.三态门是能够实现“线与”的逻辑门，当它处于高阻态时，输出端与电路连接断开。（√）18.CMOS门电路在输入端和输出端的反相器，起到缓冲隔离和规范逻辑电平的作用。（√）19.CMOS反相器的噪声容限大于TTL门电路的噪声容限，所以抗干扰能力也比TTL电路强。（√）20.CMOS电路多余输入端不能悬空，TTL门电路的多余输入端可以悬空，悬空端相当于逻辑高电平。（√）21.用4片256×4位RAM芯片，可扩展成512×8位的RAM存储系统。（√）22.PAL器件中，与阵列和或阵列是电路的核心，不同的芯片输出结构差异很大。（√）23.产品研制过程中需要不断修改的中、小规模逻辑电路，不适合选用GAL芯片。（×）24.FPGA由可编程逻辑快、可编程I/O模块和可编程内连线三部分组成。（√）25.功率放大电路与电压放大电路的共同之处是都放大电压。（×）