药片计数器的设计 电子课程设计

药片计数器的 电子课程设计 电子课程设计 ——药片计数器的设计 学院:电子信息工程学院 专业班级:电气071503班 姓名:龙福李 学号:200715010315 指导老师:黄庆彩 2009年12月 - 1 - 药片计数器的设计 一、 设计任务与要求 数字式电子自动计数有直观和计数精确的优点，目前已在各种行业中普遍使用。数字式电子自动计数器有多种计数触发方式，它是由实际使用条件和环境决定的。有采用机械方式的接触式触发的，有采用电子传感器的非接触式触发的，光电式传感器是其中之一，它是一种非接触式电子传感器。 (1)设计一个药片装瓶自动计数的控制电路，使药片在装瓶时能够自动计数达到设定量后自动停止，并开始第二瓶装片。 (2)当药片装瓶时，挡住了光线的照射，是计数器获得一个计数脉冲，计数器计数加1。第二片药片到来时，计数器再加1，这样，随着药片数量的增加，获得数字A，用数字A和标准量B(一瓶内装满时的数量)进行比较。当A=B时，计数器停止计数。同时控制传动皮带使第二瓶进行装片(计数)。 二、总体框图 脉宽变电平 方 波 光 发 整 放 电 生 大 形转 计 数 器 换 数值比较 译 码 显 示 标 准 量 控 制 显 示 图1 总电路框图 上图为药片计数器的电路框图1。主电路部分由计数器电路和数值比较器电路组成。计数原理在光电转化电路中，放光器件的输出光强与其工作电流成正比，发光侧与接收光侧的距离越大时，要求输出光强也越强，即要求工作电流越大，同时增强光线强度可以减小技术误差和接收光器件的技术要求。 在无药片挡光时，整形后输出和调制光是同频率的脉冲信号，挡光时输出一个高电平，即有没有瓶子挡光，整形输出信号的脉冲是不一样的。把不同的脉宽变换为不同的电平，形成触发沿，作为计数脉冲，可实现对药片的自动计数。经脉宽变电平电路，把脉宽变为电容上电压，并以此作为控制信号。药片不挡光时， - 2 - 信号脉冲窄，电容上电压小，使脉宽变电平电路输出为1，档光后脉冲变宽，电容上电压能达到某阀值电压使脉宽变电平输出为0.从而药片挡光一次，能形成一个计数脉冲沿，而使计数器计数加1，当计数器计数A与标准量B比较，当A小于B时，计数器继续计数;当计数值A等于B时:启动电机带动皮带使下一药瓶准备，计数器自动清零并开始下一次计数。 在标准量控制电路部分，可以直接用二进制置数，但考虑到实际生产中用二进制置数不方便，容易造成错误而造成重大损失。因此在这部分用按键锁存显示 电路来实现试设计更为直观化，也更容易被厂家采用。 三、选择器件 3.1 74LS160 同步可预置数4位十进制加法计数器 2片 74LS160 为可预置的十进制同步计数器，逻 辑符号如左图2，表1为管角功能，表2为真值表。 清零端是异步的，当清零端/MR 为低电平时，不 管时钟端CP 状态如何，即可完成清除功能。 74LS160 的预置是同步的。当置入控制器/PE 为 低电平时，在 CP 上升沿作用下，输出端 Q0, Q3 与数据输入端 P0,P3 一致。其计数是同步 的，靠 CP 同时加在四个触发器上而实现的。当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0,Q3 同时变化，从而消除了异步计数器中出 现的计数尖峰。当CEP、CET 跳变与 CP 无关。 并具有超前进位功能。当计数溢出时，进位输出 端(TC)输出一个高电平脉冲，其宽度为 Q0 的 高电平部分。在不外加门电路的情况下，可级联 成 N 位同步计数器。 图 2 表1:管角功能 ~PE Parallel Enable (Active LOW) Input 并行启用(低电平)输入 P0~P3 Parallel Inputs 并行输入 CEP Count Enable Parallel Input 计数启用并行输入 CET Count Enable Trickle Input 计数启用涓流输入 CP Clock (Active HIGH Going Edge)Input 时钟输入 ~MR Master Reset (Active LOW) Input 主复位(低电平)输入 ~SR Synchronous Reset (Active LOW) Input 同步复位(低电平)输入 Q0~Q3 Parallel Outputs 并行输出 TC Terminal Count Output 终端计数输出 - 3 - 表2:选择4开关方式真值表 *SR PE CET CEP 工作模式 L X X X RESET(Clear)清零 H L X X LOAD(Pn Qn)置数 H H H H COUNT (Increment)计数 H H L X NO CHANGE (Hold)保持(不变) H H X L NO CHANGE (Hold)保持(不变) 3.2 74LS147 十进制数—BCD优先编码器 2片 74LS147的逻辑符号如左图 3所示，真值表如下表3。当输 入的十进制数中只有一个数字 具有高电平时，则输出对应数字 的BCD编码。若是同时输入两 个或两个以上的十进制数字，则 输出最大数字进行BCD编码， 编码器具有9个低电平有效输入 端，没有0输入端，这说明当所 有9个输入都无效时即是对0进 行编码;具有4个低电平有效的 输出端。 图 3 表3:十进制数—BCD优先编码器74LS147的真值表 Inputs Outputs 1 2 3 4 5 6 7 8 9 D C B A H H H H H H H H H H H H H X X X X X X X X L L H H L X X X X X X X L H L H H H X X X X X X L H H H L L L X X X X X L H H H H L L H X X X X L H H H H H L H L X X X L H H H H H H L H H X X L H H H H H H H H L L X L H H H H H H H H H L H L H H H H H H H H H H H L 4 十进制数—BCD优先编码器74LS147的逻辑图如下: 图 4 3.3 74LS75 四 D锁存器 4片 图 5 5 四D锁存器是有D触发器集成的。D触发器又由6个与非门组成，其结构如图5，其中B和A构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。 工作原理: SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q非为0，即触发器置1;当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。设它们均已加入了高电平，不影响电路的工作。工作过程如下: 1.CP=0时，与非门H和G封锁，其输出1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。 2.当CP由0变1时触发器翻转。这时H和G打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。 3.触发器翻转后，在CP=1时输入信号被封锁。这是因为H和G打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经H输出至F输入的反馈线将F封锁，即封锁了D通往基本RS 触发器的路径;该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将F和E封锁，D端通往基本RS触发器的路径也被封锁。H输出端至F反馈线起到使触发器维持在1状态的作用，称作置1维持线;Q4输出至G输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 3.4 74LS85 集成4位数值比较器 2片 数值比较器用于比较两个数大小或相等。集成4位数值比较器是由4个一位二进制比较集成的。对一位二进制数A和B进行比较，比较结果有三种情况: (1)A>B时，即A=1、B=0，这时，输出Y= A(~B); (2)AB AB AB3 X X X X X X 1 0 0 A3>B3 X X X X X X 0 1 0 A3=B3 A2>B2 X X X X X 1 0 0 A3=B3 A2B1 X X X X 1 0 0 A3=B3 A2=B2 A1B0 X X X 1 0 0 A3=B3 A2=B2 A1=B1 A0方法

快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载