Spdif out安装

Spdif out安装 靜思己過求進步-記SPDIF的改良 26LS31的SPDIF output線路已改過N次, 但是不是完美呢, 答案是否定的, 這麼簡單的輸出線路為何不可以一次過做到最完美呢, 對於一個設計者來說, 這樣怎也說不過去! 我自己雖然一點名望也沒有, 認識我的人更是少之又少, 但這並不等於我不可設計得好一點, 最少要對得住自己! 首先講講設計的大前題: 1. 輸出電壓要peak to peak = 0.5V (SPDIF的spec) 2. 輸出阻抗要=75ohm, 讀了max power transfer這麼多年, 還不認識output impedance = input impedance? 最好連transmission line 的impedance 都是75ohm 3. 要用push-pull output. RS422的spec就是balance output/balance input, 只有真正平衡的balance output才合格! 4. 輸出牛的中間電位要0V, 最少要接近0V. 任何牛無論繞得幾好都會有初級至次級的電容值, 如果做到交流/直流的0電位都是等於牛的初級0電位, 那就是最理想的了. 要達到以上所有, 我以前設計的所有output線路都變垃圾, 就算是所有我見過的廠方線路亦無一個達到 結果, 我只好坐下來慢慢想, 慢慢畫, 慢慢計, 結果終於設計了這個線路, 不旦可達到以上所有要求, 我還加多一個功能, 就是就算輸出的直流不是0V的話, 那直流都不會使輸出牛磁飽和.EcZ= 坐言起行, 立刻把CMD3與CDM9的26LS31都改成這線路, 接著試聲… 唔, 這才是我應該做到的線路啊! 我不排除我將來還會改這線路, 但最少這次是我真心認真的去做