数电课程设计-数字钟的设计与制作

数电课程-数字钟的设计与制作 目名称:数字钟的设计与制作 姓 名: 班 级: 学 号: 日 期: 2011-12 嘉兴学院南湖学院 1 目录 设计目的 …………………………………3 指标要求 ……………………………………3 设计计算………………………………………3 总体设计…………………………………3 单元电路设计…………………………………4 总体电路………………………………………7 元器件清单……………………………………8 安装调试………………………………………8 总结……………………………………………8 2 一(设计目的 (1)在学习了《数字电子技术》课程后，学习理论知识在实际中的运用，制作一个数字时钟。 (2)通过实验学习焊接、阅读电路图分布能力。 (3)通过实验提高电路检查能力。 (4)通过实际程序设计，基本掌握模块化程序设计方法。 指标要求: 1(设计指标 (1) 时间以60分钟为一个周期; (2) 显示时、分; 二(设计计算: 1(总体方案设计: , 数字时钟的基本构成-------总体方案(框图) 数字钟实际上是一个对频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2(单元电路设计 [1]晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 通过,,,,非门构成的输出为方波的数字式晶体振荡电路，电路中，,,,,非门,,与晶体、电容和电阻构成晶体振荡器电路，,,实现整形功能，将振 3 荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻,,为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容,,、,,与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个,,,度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。 根据查表，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。 由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。 其中，非门电路可选74HC00。 晶体振荡器电路图 [2]分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到,,z的秒信号输 入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级,进制计数器来实 现。例如，将32767,z的振荡信号分频为,,Z的分频倍数为32767，即实 现该分频功能的计数器相当于,,极,进制计数器。 本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可 实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为 方便。 ,,4060计数为最高为,,级,进制计数器，可以将32767,的信号Z 分频为,,，而经过74LS90可以将它分为1HZ的信号。如图3所示，可Z 以直接实现振荡和分频的功能。 分频器电路图 4 [3]时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分。 秒个位计数单元为,,进制计数器，无需进制转换，只需将,,与,,,(下降沿有效)相连即可。,,,(下降没效)与,,Z秒输入信号相连，,,可作为向上的进位信号与十位计数单元的,,,相连。 秒十位计数单元为,进制计数器，需要进制转换。将,,进制计数器转换为,进制计数器的电路连接方法如图3-5所示，其中,,可作为向上的进位信号与分个位的计数单元的,,,相连。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的,,作为向上的进位信号应与分十位计数单元的,,,相连，分十位计数单元的,,作为向上的进位信号应与时个位计数单元的,,,相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为,,进制计数器，不是,,的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行,,进制转换。利用,片,,,,,,,实现,,进制计数功能的电路如图3-6所示。 另外，图3-6所示电路中，尚余,进制计数单元，正好可作为分频器,,Z输出信号转化为,,Z信号之用。 5 [4]译码驱动及显示单元 计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。 译码驱动和显示电路 [5]矫时设置 当电子钟接通电源或者计时发现误差时，钧需要校正时间。校时电路分别实现对时、分的校准。由于每个机械开关具有抖动现象，因此用RS触发器作为去抖电路。采用RS基本触发器及单刀双掷开关，闸刀常闭于2点，每搬动一次产生一个计数脉冲，实现校时功能。电路如图所示。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图7所示为所设计的校时电路。 6 矫正电路 3(总体电路 7 元器件清单 1) 十进制加法计数器 CB4510BE 2) 四位二进制计数器 HEF4520BP 3) 晶体振荡器 32768Hz 4) 反相器 CC4049 5) 电阻，电容若干 6) 三极管 7) 时钟晶体 8) 蜂鸣器 9) 导线若干 三(安装调试 调试步骤及具体过程: 1. 用示波器检测石英晶振的输出信号波形和频率。 2. 将信号送入分频器，用示波器检查各级分频器的输出频率是否符合要求。 3. 将脉冲送人时、分计数器，检查各组计数器的工作情况。 4. 观察校时电路功能是否能正常运行。 5. 调试正常后，观察准确性。 四(总结 从实验的初步设计到调试验证，我遇到过不少问题，有时候很无助、气馁、烦躁，但是在老师、同学的帮助下，以及查阅资料，最后终于成功了。回顾起此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在本上所没有学到过的知识。 在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。又例如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。 通过这次试验，虽然短暂但是让我得到多方面的提高，但我学会了好多以前不知道的、知道却只是一知半解的知识，更多的体会是理论和实践之间的差距是我无法想象的，以前的幼稚想法再做了这次的试验之后都被无情的击溃了，我终 8 于明白为什么老师说那些定律、定理都是前人经过无数次的试验才得出来的，原来想当然真的会把人带进深渊之中的。这次试验让我明白查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。但对于电路本身的原理并不是十分熟悉。 总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。并且这次的电子钟课程设计有利于培养我们对电子设计的设计兴趣，对未来可能还会出现的课程设计抱有了更加的信心。 9