【doc】流水线阵列乘法器的功耗分析和优化

【doc】流水线阵列乘法器的功耗和优化 流水线阵列乘法器的功耗分析和优化 第34卷第1期 2004年2月 微电子学 Microelectronics Vo1.34.?1 Feb.2004 3365(2004)01—0034—04 文章编号:1004— 流水线阵列乘法器的功耗分析和优化 张盛,戴宏宇,周润德 (清华大学微电子学研究所,北京100084) 摘要:针对流水线结构阵列乘法器,分别采用寄存器翻转统计和门级翻转率统计的方法进行了 功耗分析,创新地提出了一种通过增加判断逻辑进行数据预分流以实现功耗优化的方法.实验结果 证明,这种优化方法能够带来明显的功耗节省.类似方法也可普遍用于逻辑行为对称但实现结构不 对称的数据通路单元的低功耗实现中. 关键词:流水线阵列;乘法器;数据预分流;低功耗电路;数据通路;功率优化 中图分类号:TN432;TN47文献标识码:A PowerAnalysisandOptimizationofaPipelinedArrayMultiplier ZHANGSheng,DAIHong—yu,ZHOURun—de (InstituteofMicroelectronics,TsinghuaUniversity,Bating,100084,P.R.China) Abstract:Amethodofpre—distributingthecalculateddatabysomeadditionaljudgelogicsispresentedto optimizethepowerconsumptionofapipelinedarraymultiplier.Resultsfromtheexperiment arecomparedbygate— levelsimulationandregister—annotatedmethods.Ithasbeenshownthatthissimplemethodofoptimizationis effectiveindecreasingthepowerconsumptionofthecircuit.So.itcanbewidelyusedintheimp lementationoflow— powerdesignofotherdata—pathmoduleswithasymmetricarchitecturesandsymmetriclogicbehaviors. Keywords:Pipelinearray;Multiplier;Datapre—distribution;Low—powerIC;Data—path;Poweroptimization EEACC:1265A;2560;2570D 1引言 随着集成电路工艺的发展,数字芯片的集成度 不断提高,功耗问题成为电路系统设计优化方法研 究的一个重要领域,尤其是对于便携式系统应用,低 的功耗意味着更长的电池使用时间.最近的文献研 究针对不同的电路系统,提出了很多消除冗余功耗 的电路功耗优化方法,在从物理到算法实现各个层 次降低实现计算操作所消耗的能量.从电路的全局 框架和物理上考虑,通过降低工作电压或者采用多 工作电压一技术来减少所消耗的能量,或者通过门 控时钟的方法来降低电路中的一些不必要翻转,并 消除IDLE状态下的时钟翻转L3].在电路综合和优 化方法上,提出了一些针对特定算法,或者特定输入 数据特性的低功耗优化方法?].比如,在数据重复性 很强的图形处理等应用领域,在流水线结构中采用 类似缓存的技术跳过重复的计算操作,可以获得 4O以上的功耗节省L5].在电路低功耗综合和优化 过程中,也可以对数据通路中的各个运算模块采用 算子隔离[6的方法降低电路翻转和功耗. 由于现代数字系统的功能越来越复杂,需要处 理的数据也越来越多,便携式低功耗数字系统的地 址和数据宽度从原来的8位增加到现在流行的32位. 随着数据通路宽度的大幅度增加,数据通路的功耗 与控制电路相比较更加突出LI].本文创新地提出了 通过增加少量逻辑,减少数据通路上的翻转,从而降 低数据通路功耗的优化思路.本文提出的针对流水 收稿日期:2003—02—27;定稿日期:2003—03—31 基金项目国家自然科学基金资助项目(59995550—1);清华大学985关键研究基金 资助项目 第1期张盛等:流水线阵列乘法器的功耗分析和优化 线结构阵列乘法器的数据预分流方法就是一种具体 的实现. 2基本思路 逻辑行为对称的数据通路单元(比如加法器或 者乘法器)的基本电路,在实现上通常是对称的.但 在高层次电路设计过程中,作为某种优化的结果(如 改善面积或者速度),就产生了非对称的电路实现方 式,比如超前进位加法器,用加法实现的乘法器等. 与对称结构数据通路相比,非对称结构数据通路单 元由于其内部实现的结构非对称性,其计算功耗与 数据的输入模式有关.由于逻辑上对称的两个数据 输入口的等效翻转电容不一样,同样的乘法计算,将 数据输入彼此交换,可能导致最后计算消耗的能量 不同.这就意味着,在同样的运算操作下,有必要研 究寻找较低功耗的工作方式.这种低功耗的工作方 式,适用于普遍的数据输入条件.通过在非对称数据 运算电路中添加有针对的优化结构,可获得更低的 工作功耗.文以阵列式流水线乘法器为例,研究与 输入数据相关的功耗特性,在保持原有电路结构和 无特征数据的基础上,提出了可行的低功耗优化方 法. 3实验模型 5.1电路结构 作为研究的样例,首先用硬件描述语言实现了 一 个采用简单累加算法的阵列式流水线乘法器结 构,如图1所示.其中,OpA端作为控制端,决定在加 法器组成的流水线中的每一级中是否需要执行相应 的加法操作,最后一级流水线输出乘法的最后结果. op^ 0 图1流水线阵列乘法器结构示意图 从图1中可以看到,输入数据OpA和OpB通过 的路径结构是不一样的.首先,路径上的翻转电容是 不一样的,其次,电路结构所引起的翻转情况也不一 样.因此,我们希望在执行同样的数据乘法操作的情 况下,能够对输入的数据进行预处理和分流,将翻转 较大的输入置于低的翻转电容的路径上,或对数据 进行优化分流,以减少非对称电路节点上的翻转,从 而选择更低功耗的运算执行方式. 5.2电路描述 构成流水线结构的中间寄存器主要包括位数从 N顺序减小的控制存储器CIN一1:O],数据存储器 D[N一1:O],位数从N顺序增加的计算存储器R[N 一 1:O].具体实现算法如下: process1: if(OpB[0]一1) RE0]一OpA; else R[O]一o; C[O]-----OpB[N:13; DE0]=OpA; process2: if(CIN一1,O]一1) out—R[N一1]+D[N一1]; else out—R[N一1]; process3: forI—OtoN,2 if(C[I,O]一1) R[I+1]一R[I]+D[I]; else R[I+1]----REI]; endfor D[I+1]一D[I]; C[I+1]一C[I,N—I一1:1]; 5.5功耗分析模型 我们建立了流水线阵列乘法器的功耗宏模型, 用于研究其动态翻转功耗与各输入数据之间的关 系.首先,忽略短路和漏电流功耗,规模为N门的组 合逻辑模块的平均功耗可以用所有节点翻转与翻转 电容的乘积之和来近似,即: N _, PcC2_5C,?D?C?D.gg 式中,C,为门i的负载电容,D,为门i的输出翻 转率,C为等效总翻转电容,D为等效总翻转 率. 其次,整个乘法器功耗可以看作是不同流水线 级的功耗之和加上寄存器翻转功耗. 张盛等:流水线阵列乘法器的功耗分析和优化 P|一PjrPf=C?D+Pzo 最后,对于电路结构确定的流水线阵列乘法器, C可以用每级流水线的组合逻辑电路面积来衡 量,而内部节点翻转率与输入翻转率有固定关系.于 是,D.可以认为只由输入的信号概率来决定,寄存 器翻转功耗P,如,也可以根据输入信号概率直接得 到.根据上述原理,从翻转率的角度,得到了采用的 流水线阵列乘法器功耗与输入信号概率之间的关系 如下: …1—1n—l P,一E.+E.+E.:.??醒+.?,=0J一,,=0 ^一l H+7…251N?E.UU i=0 式中,Ec为寄存器C传播功耗,E.为寄存器D 传播功耗,E.出为加法操作功耗,含寄存器R翻转功 耗;另外,^为第i级的控制寄存器c的第J位的翻 转概率,』\,为第i级的控制寄存器C中向量为1的 位数,日为第i级的数据寄存器D的汉明距离.上 式明,控制端OpB的高位翻转和值为1的位都带 来了更多的功耗,而数据端OpA序列前后两矢量的 汉明距离,即翻转位数,也是主要的功耗来源. 4实验结果 4.1乘法器功耗分析 首先,通过监测电路中寄存器翻转活动,分析和 衡量电路的瞬态功耗.将翻转概率有较大差距的两 个数据序列A和B,按照模式I和I1分别输入乘法 器的数据输入端OpA和OpB,通过寄存器翻转标 注的方法,研究分析乘法器的功耗特性:模式I:A一 >OpA,B一>OpB;模式II:A一>OpB,B一> OpA. 将模式I和II下得到的寄存器翻转率总和相 除,得到的比例系数如图2所示.实验结果表明,对于 相同的外部输入数据进行的乘法运算,选择不同的 数据输入模式,会导致电路内部节点不同的翻转情 况,最终导致功耗的不同.在Low区域,模式I的瞬 时翻转率低于模式II的瞬时翻转率,其翻转率平均 差异达到了18%,而在High区域,模式I的瞬时翻 转率普遍高于模式II的瞬态翻转率,其翻转率平均 差异大多在2o附近. 以上实验结果证明,电路内部的结构不对称导 致计算的实现功耗与数据的输入模式有关.因此,对 于同样的数据,可通过在数据输入端的数据预分流 方法,让乘法器内核工作时的翻转率更低,从而降低 电路翻转功耗. 譬 ,..l;.II.. , :f '-0-… : 图2两种模式下顺序变化序列输入的翻转率比例 4.2乘法器功耗优化 考虑到优化增加的硬件和功耗代价,不应该超 过能够得到的功耗降低.我们在数据输入选择上采 用了一种简化的优化策略,即根据数据的大小进行 预分流;通过在阵列乘法器的输入端添加少量判断 逻辑,对输入数据进行大小比较的控制;将输入两操 作数中的大数作为控制输入,小数作为数据输入,从 而实现了数据的分流,以降低电路内部节电的翻转 功耗.在电路描述中,增加下列电路来实现数据的自 动分流: process4: if(A>B) OpA—A: OpB=B; else OpB=A; OpA—B: 从描述和电路结构示意图中可以看到,由于第 一 级流水线不需要进行加法操作,因此,增加的比较 器和选择通路不会影响整个电路的关键路径和时间 延迟性能,仅增加了面积.用随机产生的数据作为数 据输入的实验表明,优化后的电路进行同样计算的 节点翻转率有一定程度的降低.图3的曲线表明寄存 器瞬态翻转的平均值大约为优化前的95%. 对上述仿真情况进行了更加精确的门级功耗分 析.用Synopsys工具和VerilogPLI接口,在 TSMC0.35t*m工艺下将电路综合到门级网表;然 后,在门级仿真过程中对电路中节点翻转率进行统 计和标注.通过Synopsys公司的PowerCompiler 得到的功耗估计结果与寄存器翻转估计的结果基本 吻合.表1给出了将随机数作为训练序列的仿真估计 下阵列乘法器在优化前后主要的性能指标. 第1期张盛等:流水线阵列乘法器的功耗分析和优化37 图3随机输入序列估计的优化前后翻转率比例 表1流水线阵列乘法器优化结果 性能优化前优化后优化比例 面积/m.151217.5155032.5+2,52 翻转功耗/mW13.47O313,0197—3.35 漏功耗/mW1.44051.5607+8.34 总功耗/mW14.91O814.5804—2.2Z% 现了相同的运算操作.实验和分析结果证明了此类 方法的有效性. 参考文献: [1] [2] [3] [4] 从表1可以看到,尽管优化带来的改善并不十分 显着,但是,考虑到这种优化与其他的功耗优化方法 可以一起使用,并且对输入数据无特殊要求,带来的[5] 资源代价和性能代价也很小,因此,不失为一种适合 各种场合应用的优化方法. 5结论 本文指出了集成电路中数据通路的功耗正在成 为整个电路功耗的重要因素,提出了一种可行的功 耗优化方法.以流水线阵列乘法器为例,通过对电路 中非对称结构及其对功耗影响的分析,比较了不同 工作模式下的工作功耗差异;在已有基础上,通过增 加数据预分流的方法,进一步降低了乘法操作所需 的功耗,该优化方法以合理的代价在更低功耗下实 [6] CaoY.YasuuraH,Asystem—levelenergyminimiza, tionapproachusingdatapathwidthoptimization[A]. IntSympLowPowerElectronicsandDesign[C], 2OO1.231—236 KrishnaV,RanganathanN.Energyefficientdatapath synthesisusingdynamicfrequencyclockingand multiplevoltages[A].ProcTwelfthIntConIVLSI Design[C].1999.440—445, RaghunathanA,DeyS.Register—transferlevelpower optimizationtechniqueswithemphasisonglitch analysisandoptimization[z].FechRep95一CO49—4, 5016-3,NECC&CResearchLabs.Princeton,NJ. 1995. MehendaleM,SherlekarSD.Lowpowerrealization ofFIRfiltersusingmuhiratearchitectures[A],Pr(c NinthIntConIVLSIDesign[c].1995.370—375. AzamM.Lowpowerdataprocessingbyelimination ofredundantcomputations[A],IntSympLowPower ElectronicsandDesign[C].1997,259—264, TiwariV,MalikS,AsharP.Guardedevaluation; pushingpowermanagementtologicsynthesis/design [A].ProcIntSympLowPowerDesign[C], 1995.221—226. 作者简介:张盛(1975一),男(汉族),重 庆市人,博士研究生,1998年毕业于清华大 学电子工程系,主要研究方向为数字 CMOS集成电路设计方法学,功耗估计与 优化方法研究,嵌入式微处理器结构开发. (上接第33页) [8]BarkerNS.RebeizGM.DistributedMEMStrue timedelayphaseshiftersandwide—bandswitches[J] [9] IEEETransMicrowaveTheoryandTechniques, 1998;46(11):188卜1890. BarkerNS,RebeizGM.Optimizationofdistributed MEMStransmission.-linephaseshifters—-U—-bandand W—banddesigns[J].IEEETransMicrowaveTheory andTechniques,2000;48(11):1957—1966 作者简介:龙永福(1965一),男(汉族),湖 南省石门县人,讲师,博士研究生,1996年 于华东师范大学物理系获硕士学位,研究 方向为MEMS系统技术和微机电MEMS 器件的模拟分析与微波测量等.