集成运放课程设计说明书

目录1引言 12软件介绍 23运算放大器设计基础 33.1运放的主要性能指标 33.2运算放大器的基本结构 33.2.1全差分运放 33.2.2套筒式结构 44系统总体设计 54.1电路设计的整体结构 54.2主放大电路设计 64.3偏置电路的设计 64.4输出级的设计 74.5共模反馈的设计 85仿真与分析 95.1运放直流与交流特性 95.2噪声特性分析 105.3设计指标 116版图设计与分析 126.1基本器件版图设计 126.1.1NMOS版图设计 126.1.2电容电阻版图设计 136.2版图的总体设计 146.2.1主电路模块版图 146.2.2偏置模块版图 156.2.3输出模块版图 166.2.4整体模块版图 166.3LVS版图比对 177总结 198参考文献 201引言集成运算放大器（IntegratedOperationalAmplifier）简称集成运放，是由多个CMOS管与电容电阻通过耦合方式实现提高增益的模拟集成电路。集成运放具有增益高、输入阻抗大、输出阻抗低、共模抑制比高和失调与漂移性小等优点，而且当输入电压值为零时，输出值也为零。集成运放是构成常用集成电路系统的通用模块。常见的集成运放有三种结构：简单的全差分结构、套筒式共源共栅结构和折叠共源共栅结构等。第一种简单的全差分结构优点是输出范围较大，缺点是幅频特性较差，直流增益较小，精度不高，功耗较大，电源抑制比和共模抑制比差，因此设计者一般不采用这种方法来设计精度较高的电路。第二种套筒式共源共栅结构优点是具有很宽的带宽，运算速度很快，增益也很高，电路噪声和功耗都很低，缺点是电路的输出信号范围很小，并且共模输入范围也较窄，因此这种方法目前部分设计者采用。第三种折叠共源共栅结构优点是电路输出信号范围较大，由于输入信号和输出信号可以短接因而共模电平很容易确定，缺点是牺牲了电路的功耗和噪声等特性，因此这种电路目前也有很多设计者采用。综合以上三种集成运放结构性能的优劣以及各种性能之间的折衷，本设计输入级选择折叠式共源共栅结构，因为它具有最快的速度和最大的增益，但单级折叠式结构虽然具有较高的增益但是还是不能完全满足设计要求，该结构输出摆幅较大，在考虑到继续进行放大的同时具有较好的输出摆幅和频率特性，因此将以共源级作为输出级。与单级结构相比，两级结构将会增大功耗，降低速度，需要提出或采取相应措施解决这些问。随着CMOS集成电路技术的不断发展与进步，设计者开始尝试利用CMOS技术来设计高性能的集成运放，尤其是一些高精尖的精密仪器设备。CMOS运放电路在开环增益、失调电压、速度等方面得性能与双极性晶体管相比稍微差一点，但是CMOS运放电路具有十分大的输入电压范围和输出摆幅，并且在输入阻抗和静态功耗等方面有着巨大的优越性。不仅如此，CMOS集成运放所占用的芯片面积连普通双极性集成运放电路的一半都不到。因此，CMOS集成运放在现代集成电路设计中占有的比重越来越大。2软件介绍本设计中集成运放的设计采用0.13umCMOS工艺，设计采用TannerEDA集成电路设计软件完成电路结构设计仿真、版图设计和LVS比对。TannerEDA集成电路设计软件是由美国加州TannerResearch公司开发的集成电路设计工具，该工具基于Windows平台，功能十分强大，很容易学习。TannerEDA设计软件共包括五部分，分别为：S-Edit，T-Spice，W-Edit，L-Edit和LVS，从电路设计、分析模拟到电路布局一应俱全。其中应用最广泛的是L-Edit版图设计软件，该软件在国内的版图设计软件中具有很大的优势，也是设计者们争相追逐的简单易用版图设计软件之一。TannerEDA中的各软件的主要功能如表2-1所示。软件功能S-Edit编辑电路图T-Spice电路分析与模拟W-Edit显示T-Spice模拟结果L-Edit编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转换LVS电路图与布局图结果对比图2-1Tanner各软件主要功能TannerEDA具体设计流程大概为：首先，根据设计需要把搭建电路模块，模块搭建是在S–Edit中编辑出来的。搭建完成之后根据已知与参数进行宽长比的修改，进行电路的性能优化，电路修改完毕之后将该电路图输出成SPICE文件。接下来用到了仿真模拟软件T-Spice，利用T-Spice输入相应命令，对电路图模拟并输出成SPICE文件，如果模拟结果有错误，回到S-Edit检查电路图，如果T-Spice模拟结果无误，则开始利用L-Edit对电路进行版图的设计。用L-Edit进行整体版图布局与连接，在版图设计中要使用DRC功能做设计规则的检查，如果设计违反规则，版图设计中存在错误，需要返回L-Edit进行修改直到设计规则检查没有错误为止。然后将通过验证的版图转化成SPICE文件，再利用T-Spice模拟，模拟过程中如果存在错误，还需要对版图进行修改，知道输出结果和电路原理图仿真结果一样之后才算完成。最后利用LVS将电路图输出的SPICE文件与版图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或S-Edit的图。直到验证无误为止，这样软件的设计就算完成了。之后把版图生成的文件送到工厂，由工厂负责加工批量生产[3]。3运算放大器设计基础3.1运放的主要性能指标运放的主要性能指标：直流增益、单位增益带宽、功耗、噪声与失调、输出摆幅、转换速率与建立时间、相位裕度、线性、输入阻抗、输出阻抗、电源抑制比。3.2运算放大器的基本结构集成运放的主流设计结构主要有简单的全差分结构、套筒式共源共栅结构和折叠式共源共栅运放三种形式。各种设计结构各有优劣，本节将各种设计结构的性能优劣进行比较得出本设计所采用的设计结构。3.2.1全差分运放普通电路的设计通常采用双端输入单端输出结构，全差分运算放大器采用双端输入双端输出设计结构，比单端输出具有更宽的输出信号范围，其结构其应用范围更广，性能更优。单端输出运放结构的反馈电路，它的输出摆幅为Vmax-Vmin，如图3-1。双端输出的运放结构输出的电压Vo的值是Vo2-Vo1，由此可见，差分电路的输出摆幅是单端输出的两倍，如图3-2。图3-3单端输出运算放大器图3-1单端输出运算放大器图3-2差分输出运算放大器3.2.2套筒式结构套筒式共源共栅放大器结构是一个双端输入，双端输出的筒式结构运算放大器。跟基本的差分运算放大器相比较，就是在其简单的放大器基础之上把单个的MOS管替换成共源共栅结构以后得到的。套筒式共源共栅放大器结构的优点是：套筒式结构简单，处理速度较快。由于套筒式共源共栅放大器结构只有一条电流支路，因此该结构具有极低的功耗。但是该结构也有着一定的缺陷：由于输入级信号范围的限制使得输入的共模信号受到了较大的限制，并且电路的输出信号范围也受到限制，从而导致电路的放大倍数受到限制，因此要得到较大的电路放大倍数就必须以降低信号的输入范围和输出信号范围为代价。3.2.3折叠式结构为了解决套筒式结构中信号的输入范围和输出信号范围限制的缺陷，设计者们提出了一种折叠式共源共栅的电路结构。由于PMOS管具有较高的输入阻抗，使得电路的输入信号范围和输出信号范围有很大地提高。4系统总体设计4.1电路设计的整体结构CMOS运算跨导放大器的设计整体框图如图4-1所示，整个系统由五部分组成：差分输入模块、补偿电路模块、输出缓冲模块、偏置电路模块和高增益模块组成。整个设计主要工作原理是输入差分信号经过增益放大级，在偏置电路的作用下，结合补偿电路实现电路的放大作用，最后由输出缓冲级输出，从而较好的控制输出摆幅，获得较宽的带宽。图4-1系统框图图4-1所示中第一级为CMOS运算跨导放大器的输入级——差分输入模块，输入级主要作用将输入信号进行放大作用，并且该电路模块具有较高的输入阻抗可以提高后级负载驱动能力。由于本设计采用的是CMOS工艺，MOS管的栅极只有极微小的漏电流，可以保证电路具有很高的输入阻抗，从而满足设计要求。第二级为CMOS运算跨导放大器的中间级——高增益模块，中间级的作用主要是将经过第一级差分输入模块放大的信号进行进一步地放大，使得电路的增益得到更大地提升。第三级为CMOS运算跨导放大器的输出级——输出缓冲模块，输出级的作用主要是使得CMOS运算跨导放大器具有平稳的共模输出电平，因此需要该电路具有较高的输出阻抗。补偿电路模块的主要作用是通过加上适当的反馈网络从而改变CMOS运算跨导放大器的开环特性，使得该集成运放在闭环条件下能够稳定地工作，而不会产生振荡。偏置电路模块的作用是为各个电路模块提供合适的偏置电压，使得电路具有稳定的性能。4.2主放大电路设计主电路的设计采用的是两级级联的结构，其原理如下：第一级差分放大电路是采用两个PMOS管作为差分输入管的折叠式共源共栅结构，PMOS管的使用可以大大提高运放的增益，与普通全差分结构和套筒式结构相比，折叠式共源共栅结构的使用能够使设计得到一个比较合理的设计效果。在提高集成运放电路增益的同时，电路设计还需要考虑噪声对电路性能的影响，采用对称式的管子结构可以将电路的输出噪声影响降低到最小。对于集成运放来说，电路的电源抑制比也是影响电路性能的一个重要因素，第一级的结构能够产生较高的电路增益，电路噪声的提高会使得电源抑制比也会提高，需要通过理论计算从而合理设计管子的宽长比，减小电源抑制比。折叠式结构功耗也相对较大，与其良好的输出摆幅相比还是可以接受的。第二级采用共源级，这样输出阻抗会符合设计的要求，与此同时还需要考虑输出摆幅的影响，共源级的设计会有较高的输出摆幅。因此，选择确定了共源级结构。4.3偏置电路的设计偏置电路结构简单可行，该电路的主要作用是通过设计各个管子宽长比来产生不同的偏置电压。其中Iref作用是为整个电路提供参考基准电流，使得产生三个偏置电压，从而对主电路提供合适的偏置电压。偏置电路的模块如图4-2所示。图4-2偏置模块图4-2中M16管的漏极与偏置电流源Iref相连，M16管与M13管构成镜像电流源的结构，基准电流Iref通过镜像结构把Iref按M16管宽长比的比例镜像到M13管，在M13管的漏极产生一个与基准电流成比例的电流。M16管和M13管的栅极与偏置电流源Iref相连，从而产生了偏置电压Vbias3；M14管的栅极与电阻R2上端相连一起构成输出偏置电压Vbias1，电流流过R2下端与M15管栅极相连一起构成输出偏置电压Vbias2。偏置模块的设计主要就是设计各个管子的宽长比，根据主电路中各个模块电压的需求产生合适的电压。本偏执模块的基准电流源的选取10uA电流源，M13-M16宽长比经过计算如下：M13（W/L）=9，M14（W/L）=2/3，M15（W/L）=2，M16（W/L）=10.5。4.4输出级的设计输出级可以采用电流源负载的共源极输出，这种电路结构在负载上的电压不是紧随其负载阻抗变化而变化的。如图4-3所示为本文实际采用的PMOS管输入的电流源负载共源输出级，能很好地满足输出摆幅的要求。图4-3输出级设计模块这种结构是反相器的结构，由于电路的输出摆幅要求在0-3.3V，因此输出级采用电流源做负载的共源级设计，其中，PMOS管M11作为输入管，可以将前级输出信号的电路增益进一步提高，以达到本设计的设计要求，因此M11管的宽长比相对较大一些。NMOS管M12作为电流源负载，Vbias2偏置电压由偏置电路提供，c为前级主电路的输出信号。输出级所能达到的增益计算公式为：Av2=Gm×Rout（4-1）其中，Gm为M11管子的跨导，Rout是晶体管M11和晶体管M12的输出阻抗并联的值。输出摆幅为：Vpp=Vdd-(Vgs11-Vth11)-(Vgs12-Vth12)（4-2）由式4-4可以得出，这种结构的安排能够提供主电路达不到的增益部分的要求，同时还能达到较大的输出摆幅。4.5共模反馈的设计共模反馈电路是集成运放电路的一个重要的模块，其主要作用是使得集成运放能够工作在线性区，并且能够保证较好的输出电压特性。本设计中共模反馈电路的设计结构简单，性能较好，采用的是米勒补偿电容和补偿电阻串联的结构。共模反馈电路结构如图4-5所示。图4-4反馈电路结构本设计的主电路采用的是折叠式共源共栅结构，该结构将主电路的输出节点作为共模反馈电路的主极点，因此在本设计电路中采用米勒补偿电容使得主极点向低频范围移动，非主极点向高频范围移动，从而实现主极点和非主极点这两种极点的分离。补偿电阻的作用是抑制电路的温度漂移从而实现放大电路的零温漂，主极点的频率可由式4-3计算得到。（4-3）非主极点频率可由式4-4计算得到。（4-4）5仿真与分析5.1运放直流与交流特性运放的输入端是差分输入，在电路设计中在输入端加入交流正弦信号，输入信号幅度为1V，因为增益是输出与输入的比值，因此输出之后的就是增益。输入信号瞬态仿真图如图5-1所示。图5-1差分输入波形由上图可以看出输入的信号幅值为1V，输入信号的频率为100kHz，两个输入信号为差分共模信号，本设计在输入端添加Vin1加上一个0.8V的直流信号，目的是为了达到更好输入效果。运放的开环增益是电路在没有反馈情况下的电路增益，闭环增益是电路在加入反馈之后电路的增益。运放的增益要求在不损坏其他性能的基础之上越高越好，本设计要求设计的增益为100dB。在输入端加入小信号之后，通过T-Spice进行添加.ac命令，输出交流仿真结果。输出图中能直接观察到电压的最终增益和输出的相位曲线，通过对曲线的观察分析，确定结果是否符合设计要求，仿真输出如图5-2所示。图5-2直流增益与输出相位根据图5-2仿真结果可以看出电路设计的增益在100dB左右，输出的相位裕度为80度左右，输出结果基本符合设计要求的，因此设计的电路结构较为合理可行。在模拟分析电压增益和相位裕度之后，还需要对电路的功耗进行进一步分析。因为功耗的大小直接关系到真个电路是否能够投入生产使用。因此，电路的功耗也是必须严格控制的一个环节，电路功耗过大不仅会造成资源的浪费，对管子的使用寿命也会产生十分重要的影响，会大大减短使用寿命。本设计要求功耗为2mV。仿真通过输入功耗指令可以得到本设计的功耗情况，输出功耗仿真如图5-3所示。图5-3功耗由图5-3中可以看出纵轴为输出的功耗，通过观察输出功耗为2.1mW左右。折叠式共源共栅的电路结构本身就会有较大的功耗，观察对比发现这样的功耗能满足设计要求。5.2噪声特性分析 噪声特性是整体设计性能中最重要的一个指标，噪声特性的效果直接影响最后运算放大器的性能好坏，这也是集成设计电路的一个重要指标。在运算放大器的输出端产生了较大的噪声。本设计在TannerEDA软件中，通过.noise命令语句对放大电路进行噪声特性的分析。具体分析噪声曲线如图5-4所示。图5-4放大器噪声分析从图5-4中可以看出模拟结果的输出电压的噪声大概在20dB左右，实际电压噪声只有11dB。相对来说，输出电压噪声相对较大，对电路产生了一定的影响。但是在设计过程中也是尽量避免，以免产生较大的误差。5.3设计指标经过对设计电路一些参数的模拟仿真，最后总结一下运算放大器的各个性能指标。运算放大器的设计指标如表5-5所示。参数名性能指标工作电压3.3V工作电流<100uA工作温度范围-20—100摄氏度运算放大器增益100dB负载电容5pF增益带宽2Mhz输出摆幅>1.5V电源抑制比>80dB压摆率>5V/us图5-5运算放大器性能指标根据设计指标，以及对运算放大器的电路结构分析与了解，这些设计中的指标与设计要求相差无几，这样的设计能够满足日常的需求。6版图设计与分析6.1基本器件版图设计在画版图时首先了解各个层次，充分利用各层特性来设计实际的元器件。其中导体包括各个金属层。半导体包括多晶硅、N+掺杂区、P+掺杂区和阱区。绝缘介质包括各层介质（氧化硅、氧化氮）。在本设计中应用最多的就是NMOS、PMOS、电容和电阻。因此在这详细介绍一下MOS管以及电容电阻的设计步骤。6.1.1NMOS版图设计设计器件的时候首先要对衬底进行设计，在L-Edit版图设计界面，一般规定编辑状态下的界面就是版图设计的衬底，衬底为P型衬底。在设计过程中需要对不同层次按规定进行叠加。NMOS的截面图如图6-1所示。图6-1NMOS的截面图开始设计之前需要进行电路版图的图层进行设置，包括最小格点设置，最小引线的设计。这样设置好之后即可进行版图的绘制工作。在设定好需要用到的参数之后开始选取图层，进行图层的布局。在左面的面板中有需要用到的不同图层。在P衬底上画出合适的N-Select，在N-Select中画出需要用到的N型有源区Active层，在画出每个层之后需要进行DRC规则检测，检查设计是否符合规则，避免不必要的麻烦。检查无误之后画出多晶硅（poly），栅极的大小由栅长和栅宽决定，画好之后也同样需要进行检查。确认无误之后，开始画源级和漏极，在源级和漏极半途设计过程中需要用到ActiveContact和PolyContact这两个接触孔。画好之后进行DRC规则检测。源级和漏极需要通过第一层金属层与各个接触孔连接，连接好之后进行规则检查。检查无误之后NMOS版图就基本完成了。因为设计时候有宽长比的限制，这样设计的栅长和栅宽需要根据要求进行安比例画出。完成的NMOS版图如图6-2。图6-2NMOS版图设计PMOS的版图的设计步骤和NMOS版图设计设计步骤基本相同，只是在各层之间的叠放次序不同，按照相同的原理把PMOS的版图画出，PMOS的版图设计结果如图6-3。图6-3PMOS版图设计6.1.2电容电阻版图设计NMOS和PMOS画好之后开始对电容和电阻的版图进行设计。电容的表达式为：（6-1）式子中的代表的是真空中的电阻率，代表的是二氧化硅的相对介电常数，T代表栅极氧化层的厚度，W和L分别代表版图中电容的宽度和长度。它们的乘积是电容的面积。电容的版图设计思路是利用多晶硅布局，覆盖整个扩散区。然后在两层导电层之间的绝缘层利用二氧化硅或者氧化多晶硅进行隔绝。电容的版图设计也是在各层进行叠加，添加过孔，在通过金属层与外界进行连接。本设计中电容版图设计图如图6-4。图6-4电容版图设计6.2版图的总体设计基本器件完成之后开始进行整体电路搭建，各器件的设计是在cell中完成的，在总体结构中只需要把它调用出来即可。由于CMOS运算放大器中有许多的MOS管，而且由于差分结构，所以大部分管子之间的匹配问题显得尤为重要。我们在设计过程中要尽量把个部分的比例设计的比较精确，这样我们的设计才会有它存在的价值。除了考虑到各种规则和技巧之外，我们还需要十分仔细的去考虑每个器件的安放是否符合要求。从而达到很好的性能。版图的设计与原理图设计类似，分模块进行搭建，首先把最基本的模块搭建出来，其中包括：NMOS、PMOS、Vdd、Gnd、Input、Output、Mental-poly、电容和电阻。单个模块版图已经分别画出。6.2.1主电路模块版图主电路模块中器件比较多，各个不同管子和器件需要进行交叉布线，因此需要严格谨慎，布线过程中还要考虑到线宽要求。主电路模块版图如图6-5所示。布线完成后进行DRC设计规则检查，设计规则没有错误之后在进行LVS比对，比对无误之后即可完成设计要求。实际过程还需要考虑布线问题，布线时尽量按照紧密的方式进行布线，这样才能保证厂家的生产成本。更贴近于实际应用图6-5电路模块版图6.2.2偏置模块版图偏置模块的搭建与输出模块搭建一样，需要把不同管子和电容电阻进行连接，通过不同金属层进行连接。偏置模块版图如图6-6所示。这个模块主要是产生主电路工作时需要的工作电压，因此这个模块的设计要保证精确，正确。设计过程中要注意，右边两个偏置电压输出时候不能使用同一层金属层，以免进行交叉相连。连接完成后也需要进行DRC规则检查，确定规则逻辑上没有错误之后进行LVS比对，比对之后需要得到两个电路完全相等。这样就完成了偏置模块电路的版图设计。图6-6偏置模块版图6.2.3输出模块版图输出模块的版图设计是按照原理图中这部分的设计完成的，输出模块的版图如图6-7所示。值得着重提出的是在搭建电路过程中不同的线之间不允许重叠，输入与输出通过其中Input和Mental-poly进行连接，实现了不同金属层之间的连接。设计完成之后也需要进行DRC规则检测，检查无误后说明搭建的电路在规则检查中没有问题，不存在设计上的规则错误。然后进行LVS进行比对，需要的器件在版图中与T-Spice输出netlist进行比对确定版图设计中的器件与原理图中器件具有相同的规格，参数相等，这样才能保证版图设计的合理正确。图6-7输出模块版图6.2.4整体模块版图最后整体布局把之前单独检查过正确的模块进行金属层布线，也需要注意不能交叉，布线完成后也需要进行DRC规则检查。检查没有错误提示之后然后进行LVS比对，这样比对的结果基本上能通过。因为在单独模块版图设计中与原理图都能进行匹配。最终整体的版图设计如图6-8所示。本版图设计是全差分CMOS运算放大器的设计，由于运算放大器的全差分结构，使得电路中大部分MOS管均是成对出现的，版图中设计对于对称性有着较高的要求。在进行具体版图设计的时候必须考虑到对称性以及MOS管之间匹配的要求。还有就是版图中电容电阻的设计过程中，由于电容和电阻主要是电路的补偿模块，因此电容和电阻的设计需要进行详细的分析。不仅仅是结构上的合理，而且精度上也有很高的要求。图6-8总体版图设计6.3LVS版图比对版图比对是设计的最后一步，在完成版图设计之后需要把版图与电路原理图进行对比，对比的结果直接关系到版图设计是否符合设计要求，是不是和原理图一样能完成原理图分析中所得到的结果。半途比对应用到了LVS软件，前面对该软件有过简单的介绍。只需要在LVS中添加进两个需要比对的文件，然后进行参数的设定，包括一些需要比对的器件等设置。软件设置界面如图6-9。图6-9LVS比对设置设置完成后进行比对，比对的结果如图6-10。设置完成后进行比对，比对的结果如图6-11。图6-10版图比对由图6-10可以看出比对完成后版图中的器件和原理图中设计的器件完全符合，因此可以得到版图设计符合设计要求。7总结本文提出了全差分、高增益和宽带宽的CMOS运算跨导放大器的设计。主要介绍了运算放大器的发展历程以及发展现状，国内对运算放大器的研究成果，以及运算放大器的未来的发展方向；设计集成运放所需要的软件Tanner软件和第集成运放的各种设计性能指标以及各种集成运放电路结构优劣的对比以及设计结构的选取；折叠式共源共栅运算放大电路总体#设计#以及电路模块化设计；在0.13umCMOS工艺下采用T-Spice软件对全差分运算放大器电路进行了直流增益、单位增益带宽、相位裕量、增益裕量、等电路参数进行了仿真与模拟分析；版图设计的具体介绍，其中包括相关的设计规则，把简单的器件进行了详细的版图的设计；最后一部分为设计总结以及未来改进的方向。本设计虽然实现了运算放大器的基本功能，但是与市场上流行的运算放大器相比，仍然存在很多需要改进的地方，例如带宽明显不够，版图设计不太等。这些不足之处制约了本设计的广泛应用性，但是，任何系统都是由功能少、不完善的系统向功能完善的系统慢慢发展的，性能也会越来越好。未来的运算放大器会拥有良好的性能的。为了获得较高的性能价格比，设计运算放大器时也不能盲目的追求高级的复杂的方案。在满足性能指标的前提下，应尽可能的采用简单方案，因为简单方案意味着元器件少、可靠性高、资源利用率高、功耗低，从而就比较经济。如果将一个成熟的电路系统用一个较简单的工具等将它完完全全的表现出来，那么它的市场前景将是很大的。8参考文献1、廖裕评.TannerPro集成电路设计与布局实战技术.科学出版社，20072、来新泉.专用集成电路设计基础教程.西安电子科技出版社，20083、王志功等.集成电路设计基础.电子工业出版社，2004