EDA技术与应用 教学课件 ppt 作者 陈海宴 第1章 EDA技术概述

普通高等教育电气工程与自动化（应用型）十二五规划教材电子设计自动化（EDA）技术与应用——基于VerilogHDL与QuartusII 机械工业出版社第1章EDA技术概述 本章主要讲述了EDA技术的概念、发展历史和技术优势，介绍了EDA技术中非常重要的几个方面：HDL语言、仿真、综合，自顶向下（Top-Down）及自下而上（Bottom-Up）的设计方法，以及EDA的设计流程和集成开发工具等如QuartusII软件特点，最后介绍了IP核的概念和特点。1.1EDA技术简介 EDA（ElectronicDesignAutomation）技术是指利用计算机完成电子系统的设计，是以计算机和微电子技术为先导的先进技术，汇集了计算机图形学、拓扑学、逻辑学、微电子工艺与结构学以及计算数学等多种计算机应用学科的最新成果。 EDA技术是电子设计技术的发展趋势，利用EDA工具可以代替设计者完成电子系统设计中的大部分工作，设计人员只须完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。 可编程逻辑器件PLD（ProgrammableLogicDevice）的出现极大地改变了传统的电子系统设计方法。 PLD自20世纪70年代后开始发展，经历了可编程逻辑阵列PLA（ProgrammableLogicArray）、通用阵列逻辑GAL（GenericArrayLogic）、现场可编程门阵列FPGA（FieldProgrammableGateArray）和复杂可编程逻辑器件CPLD（ComplexProgrammableLogicDevice）等阶段，PLD的广泛使用不仅简化了电路设计、降低了研制成本、提高了系统可靠性，而且给数字系统的设计和实现过程带来了革命性变化。 电子系统的设计方法从CAD（ComputerAidedDesign）、CAE（ComputerAidedEngineering）到EDA，设计的自动化程度越来越高，设计的复杂性也越来越强。1.2EDA技术的发展和技术优势 1.2.1EDA技术的发展 1、CAD（ComputerAidedDesign）阶段 这一阶段的特点是一些单独的工具软件，主要有PCB布线设计、电路模拟、逻辑模拟及版图的绘制等，通过使用计算机，将设计人员从大量繁琐重复的计算和绘图工作中解脱出来。 常用的Protel和AltiumDesigner，以及用于电路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则检查系统等软件，都是这个阶段的产品。 2、CAE（ComputerAidedEngineering）阶段 在这个阶段，各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库已经齐全，由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE系统，按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程自动化。 3、EDA（ElectronicDesignAutomation）阶段 EDA技术提供了一种“自顶向下”(Top–Down)的全新设计方法，首先从系统设计入手，在顶层进行功能框图的划分和结构设计，在框图一级进行仿真、调试。用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网，其对应的物理实现级可以是印刷电路板或专用集成电路。 同时设计师逐步从使用硬件转向设计硬件，从电路级电子产品开发转向系统级电子产品开发，相应地对电子系统的设计工具提出了更高的要求。 这个阶段出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，以系统级设计为核心，包括系统行为级描述与结构级综合，系统仿真与测试验证，系统划分与指标分配，系统决策与文件生成等一整套的电子系统设计自动化工具，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的与概念的构思上，属于高层次的电子设计方法。1.2.2EDA技术的优势 以软件设计的方式来设计硬件，提高了设计的自由度，减少所需芯片种类和数量，使整个系统可集成在一个芯片上，体积小、功耗低、可靠性高； 用软件方式设计的系统到硬件系统物理实现之间的转换是由EDA工具软件自动完成的，降低对设计者硬件知识和硬件经验的要求； 在EDA设计过程中可用软件进行各个阶段的仿真，保证设计过程的正确性，降低设计成本，缩短设计周期； EDA技术可以实现系统现场编程、在线升级，为产品更新换代提供极大便利； EDA工具软件配有丰富的库，如元器件图形符号库、元器件模型库、工艺参数库、标准单元库、电路模块库以及IP库等，适用于电子系统设计的各个阶段。 EDA技术将在仿真、时序、集成电路自动测试、高速印刷电路板设计及开发操作平台的扩展等方面取得新的突破，向着功能强大、简单易学、使用方便的方向发展。1.3硬件描述语言HDL 1.3.1原理图设计方法 设计一个数字逻辑系统时，传统的做法是设计一张线路图，线路图中由电路符号表示基本设计单元，线表示信号的连接。为了能够对设计进行验证，设计者必须通过搭建硬件平台例如电路板来进行验证。1.3.2HDL语言设计方法 随着电子系统设计的集成度、复杂度越来越高，传统的原理图设计方法已经不能满足设计的要求，因此需要借助当今先进的EDA工具，使用一种描述语言，对数字电路和数字逻辑系统能够进行形式化的描述，这就是硬件描述语言。 常见的硬件描述语言包括VHDL、VerilogHDL、AHDL、SystemVerilog和SystemC等，但在IEEE工业标准中，主要有VHDL和VerilogHDL，是当前最流行的硬件描述语言，得到几乎所有主流EDA工具的支持。 VerilogHDL是在C语言的基础上发展起来的，语法较自由，具有简洁、高效、易用的特点，本书将重点介绍VerilogHDL的语法和使用基础。 VerilogHDL语言最初是由GatewayDesignAutomation公司于1983年为其模拟器产品开发的硬件建模语言，于1995年成为IEEE标准。VerilogHDL用于从算法级（AlgorithmLevel）、寄存器传送级（RegisterTransferLevel）、门级（GateLevel）到版图级（LayoutLevel）等各个层次的数字系统建模，设计的规模可以是任意的，VerilogHDL语言不对设计的规模大小施加任何限制。不同层次的描述方式如表1.3.1所示。 VHDL与VerilogHDL都可以在不同层次上进行电路描述，并且最终都要转换成门电路级才能被布线器或适配器接受。与VHDL相比，VerilogHDL最大的优点是易学易用，编程风格灵活简洁，在美国许多著名高校都以VerilogHDL作为主要授课内容。1.3.3HDL语言设计方法与传统原理图设计方法比较 HDL语言和传统的原理图输入方法的关系就好比是高级语言和汇编语言的关系。 原理图输入的可控性好，效率高，比较直观，但设计大规模CPLD/FPGA时显得很繁琐，移植性差。HDL更适合大规模数字系统的设计，例如设计一个32位的加法器，利用传统图形输入软件需要输入500至1000个门，而利用HDL语言只需要用“A=B+C”即可表达，在实际的PLD设计中，通常建议采用原理图和HDL结合的方法来设计。 总的说来，硬件描述语言HDL是用来设计电子系统硬件电路的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、信号连接和时序关系，采用形式化方式描述数字电路，设计数字逻辑系统。硬件描述语言是EDA技术的重要组成部分，也是EDA技术发展到高级阶段的一个重要标志。1.4综合 EDA技术可以在不同层次上进行数字逻辑系统设计，如图1.4.1所示。综合（Synthesis）是将较高层次的设计描述自动转化为较低层次描述的过程。 1、综合的任务综合的任务是根据设计目标与要求将高级语言、原理图等设计输入翻译成由与、或、非逻辑门，存储器或触发器等基本逻辑单元所组成的逻辑连接（网表），供CPLD/FPGA厂家的布局布线器进行实现。 2、综合器的功能综合器的功能就是将设计描述与给定硬件结构用某种网表文件的方式联系起来，显然，综合器是设计描述与硬件实现之间的一座桥梁。 3、综合的过程 首先，对HDL源码进行处理分析，产生一个与实现技术无关的通用原理图；然后根据设计要求执行优化算法、化简状态和布尔方程，使之满足各种约束条件，按半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射到实际的逻辑电路网表。 4、比较硬件综合器与软件编译器。 用软件语言如C或汇编语言编写的源程序经过编译器产生机器可执行的代码流，而设计硬件电路时，HDL语言编写的源程序经过综合器产生电路网表文件，才能下载到可编程逻辑器件中，实现系统功能。 1.5基于HDL的设计方法 1、由下向上的设计方法 数字逻辑系统传统的设计方法通常采用搭积木的方式，将各种标准芯片如74/54系列的TTL器件或4000/4500系列的CMOS器件加上外围电路构成模块，由这些模块进一步形成各种功能电路，进而构成系统，是一种由下向上的设计方法，如图1.5.1所示。Bottom-Up设计方法好比用一砖一瓦建造金字塔，效率低，容易出错且不易修改。 2、由自顶向下的设计方法 自顶向下设计方法如图1.5.2所示，从系统级入手，在顶层进行功能划分和结构设计，用HDL语言对高层次的系统进行行为描述。这样按照从上到下的顺序，在各个层次上进行设计和仿真，有利于早期发现结构设计上的错误，提高设计成功率。1.6EDA工程的设计流程 EDA工程设计流程主要包括设计准备、设计输入、设计处理、器件编程和设计验证等5个基本步骤，如图1.6.1所示。1.6EDA工程的设计流程 1、设计准备阶段主要完成系统设计、设计方案论证和器件选择等内容。 2、设计输入阶段设计输入就是设计者将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程。 3、设计处理阶段设计处理是EDA工程设计中的核心环节，从设计输入完成以后到编程文件产生的整个逻辑综合、优化、布线和适配过程通常称为设计处理，由计算机自动完成的，设计者只能通过设置参数来控制其处理过程。 4、设计验证阶段设计验证是包括功能仿真和时序仿真，是对所设计电路功能的验证，可以在设计输入和设计处理过程中同时进行的。 5、器件编程阶段器件编程是指将编程数据下载到具体的PLD器件中去。1.7EDA集成开发工具简介 1、EDA开发工具分类 EDA开发工具大体分为两类：一类是专业的EDA软件公司开发的工具，也称为第三方EDA软件工具，比较著名的有Synopsys、CadenceDesignSystem、MentorGraphics等公司；另一类是半导体器件厂商为了销售其产品而开发的EDA工具，比较著名的公司有Altera公司的MAX+PLUSII和QuartusII、Xilinx公司的Foundation和ISE，以及Lattice公司的ispDesignEXPERT和ispLEVER等。 2、EDA集成开发工具软件完成的功能 EDA集成开发工具软件一般应包含设计输入编辑器、设计仿真工具、HDL综合器、布局布线适配器和编程下载工具等模块。 3、QuartusIIEDA集成开发工具简介 QuartusII是Altera公司继MaxplusII后推出的新一代EDA开发工具，支持APEX20K、APEXII、Excalibur、Mercury、Cyclone以及Stratix等新器件和大规模FPGA的开发。Altera公司是世界上最大的CPLD/FPGA器件供应厂商之一。QuartusII在21世纪初推出，其界面友好，使用便捷，提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、编译处理和器件编程。 QuartusII软件提供完整的多平台设计环境，为设计流程的每个阶段提供图形用户界面、EDA工具界面以及命令行界面，具有更优化的综合和适配功能，改善了第三方仿真和时域分析工具的支持。 4、ModelSim简介Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，现改名叫QuestaSim，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。 5、Synplify简介综合是数字EDA设计中重要的组成部分，而Synplify软件是可以将HDL源程序转换成相应的门级电路网表的工具。1.8IP核 IP核是预先设计好，经过严格测试和优化，具有某种功能的电路模块，如数字滤波器、乘法器、总线接口、DSP或图像处理单元等，通常采用参数可配置的结构，方便用户根据实际情况调用这些模块 IP核分为软核、固核和硬核。 1、软IP核软IP核以HDL代码形式存在，并不涉及具体电路元件，应用开发过程与普通HDL设计很相似，设计周期短，设计投入少。 2、固IP核固IP核是指已经完成了综合的功能块，有较大的设计深度，以网表文件的形式提交客户使用。 3、硬IP核硬IP核是指以版图形式实现的设计模块，提供设计的最终阶段产品—掩膜，设计深度提高，后续工序要做的事情少，灵活性小。 目前的IP库已经包含了诸如8051、ARM、PowerPC等微处理器，TMS320C50等DSP，MPEG-II、JPEG等数字信息压缩/解压器在内的大规模集成电路模块，还会有越来越多的模块加入IP库中。1.9本章小结 本章主要讲述了EDA技术的概念、发展历史和技术优势，介绍了EDA技术中非常重要的HDL语言、HDL综合，基于HDL的自顶向下的设计方法，以及EDA工程的设计流程，EDA集成开发工具和常用的QuartusII软件特点，最后介绍了IP核的概念和特点。1.10习题  1、EDA技术经历了哪几个发展阶段，各有什么特点？ 2、EDA集成开发工具的主流产品有哪些？包含哪些功能模块？ 3、与传统的数字电路系统设计方法比较EDA设计有哪些优势？ 4、查阅资料，简述VerilogHDL发展过程？ 5、回答HDL自定向下设计方法的实施步骤？ 6、HDL综合的任务是什么？ 7、回答EDA工程的设计流程？ 8、常用的EDA集成开发工具有那些，能够完成那些功能？ 9、为什么使用IP核进行系统开发，有那些优点？ 10、查阅资料，介绍当前主流可编程逻辑器件厂商、产品、工程应用。