第4章 存储器

null第四章　存储器 第四章　存储器 计算机组成原理 主讲人：张瑞华 山东大学 计算机科学与技术学院作者：唐朔飞高等教育出版社引言*引言目的 了较由不同存储器组成的多层次结构的存储系统 主要内容 主存储器的分类 工作原理 组成方式 与其他部件（CPU）的连接 存储器是记忆信息的实体，是数字计算机具备存储数据和信息能力，能够自动连续执行程序，进行广泛的信息处理的重要基础。 保存内容：程序和数据。　内容提要*　内容提要4.4 辅助存储器 4.3 高速缓冲存储器 4.2 主存储器 4.1 概述 4.1 概 述*4.1 概 述一、存储器分类 1. 按存储介质分类 (1) 半导体存储器(2) 磁表面存储器(3) 磁芯存储器 (4) 光盘存储器 易失 双极型(TTL) 、 金属氧化物(MOS) 磁头、载磁体硬磁材料、环状元件 激光、磁光材料TTL: Transistor-Transistor Logic MOS: Metal-Oxide-Semiconductor null*(1) 存取时间与物理地址无关（随机访问） 顺序存取存储器 磁带 4.12. 按存取方式分类 (2) 存取时间与物理地址有关（串行访问） 随机存储器 只读存储器 直接存取存储器 磁盘 在程序的执行过程中 可 读 可 写在程序的执行过程中 只 读 null*磁盘、磁带、光盘 高速缓冲存储器（Cache） Flash Memory存 储 器3. 按在计算机中的作用分类 4.1null*null*也采用随机访问方式，只能读出，不能写入。只读存储器ROM 固存：ROM：只读不写PROM：用户不能编程 用户可一次编程 EPROM：用户可多次编程（紫外线擦除） EEPROM：用户可多次编程（电擦除） PROMEPROMEEPROMnull*高小快1. 存储器三个主要特性的关系 二、存储器的层次结构 4.1null*虚拟存储器 虚地址 逻辑地址 实地址 物理地址 主存储器 4.1（速度）（容量）null* CPU Cache 主存 外存95%　内容提要*　内容提要4.4 辅助存储器 4.3 高速缓冲存储器 4.2 主存储器 4.1 概述 4.2 主存储器 *4.2 主存储器 一、概述 1. 主存的基本组成 null*2. 主存和 CPU 的联系 4.2null* 高位字节 地址为字地址 低位字节 地址为字地址 设地址线 24 根按 字节 寻址按 字 寻址 若字长为 16 位按 字 寻址若字长为 32 位3. 主存中存储单元地址的分配 4.2224 = 16 M8 M4 M大端法(Big-Endian):高位字节排放在内存的低地址端小端法(Little-Endian):低位字节排放在内存的低地址端 null*null*(2) 存储速度4. 主存的技术指标 (1) 存储容量(3) 存储器的带宽主存 存放二进制代码的总位数 读出时间 写入时间 存储器的 访问时间 读周期 写周期 例如：32M位/秒 4.2null*芯片容量 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 1K×4位 16K×1位 8K×8位 1041411384.2null*片选线　　　读/写控制线（低电平写 高电平读）（允许读）4.2（允许写）null*存储芯片片选线的作用 用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片4.2null*2. 半导体存储芯片的译码驱动方式 (1) 线选法 4.2null*(2) 重合法 4.20,0null*（1）半导体存储器①静态存储器 利用双稳态触发器存储信息集成度最高，但信息易失，需要定时刷新内容速度快，非破坏性读出用途：作主存。②动态存储器 依靠电容上的存储电荷存储信息用途：高速缓存。 三、随机存取存储器 ( RAM ) null*半导体三极管 栅极漏极源极 只要栅极电压>源级电压，那么漏极电压=源极电压，或者说三极管是导通的。 栅极漏极源极null* 三、随机存取存储器 ( RAM ) 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路（P77） A´ 触发器非端A 触发器原端4.2T1 ~ T4null* ① 静态 RAM 基本电路的 读 操作 4.2读选择有效null* ② 静态 RAM 基本电路的 写 操作 4.2写选择有效null* (2) 静态 RAM 芯片举例① Intel 2114 外特性 存储容量 1K×4 位4.2null* ② Intel 2114 RAM 矩阵 (64 × 64) 读 4.2null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null*15…031…1647…3263…48150311647326348读写电路 读写电路 读写电路 读写电路 ……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS00000000004.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null*4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null*4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null* (1) 动态 RAM 基本单元电路 2. 动态 RAM ( DRAM )读出与原存信息相反读出时数据线有电流 为 “1”写入与输入信息相同写入时 CS 充电 为 “1” 放电 为 “0”4.2T无电流有电流null* (2) 动态 RAM 芯片举例① 三管动态 RAM 芯片 (Intel 1103) 读4.2读 写 控 制 电 路null*② 三管动态 RAM 芯片 (Intel 1103) 写4.2null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null*4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null*③ 单管动态 RAM 4116 (16K × 1位) 外特性4.2null*④ 4116 (16K × 1位) 芯片 读 原理4.263000null*⑤ 4116 (16K×1位) 芯片 写 原理4.2630null* (3) 动态 RAM 时序 行、列地址分开传送写时序数据 DOUT 有效数据 DIN 有效读时序4.2null* (4) 动态 RAM 刷新 刷新与行地址有关“死时间率” 为 128/4 000 ×100% = 3.2%“死区” 为 0.5 s ×128 = 64 s 4.2以128 × 128 矩阵为例null*tC = tM + tR无 “死区”② 分散刷新（存取周期为1 s ）(存取周期为 0.5 s + 0.5 s )4.2以 128 ×128 矩阵为例null*③ 分散刷新与集中刷新相结合（异步刷新）对于 128 ×128 的存储芯片（存取周期为 0.5 s ）将刷新安排在指令译码阶段，不会出现 “死区”“死区” 为 0.5 s 若每隔 15.6 s 刷新一行每行每隔 2 ms 刷新一次4.2null* 3. 动态 RAM 和静态 RAM 的比较存储原理集成度芯片引脚功耗价格速度刷新4.2null* 四、只读存储器（ROM） 1. 掩模 ROM ( MROM ) 行列选择线交叉处有 MOS 管为“1”行列选择线交叉处无 MOS 管为“0” 2. PROM (一次性编程) 4.2null* 3. EPROM (多次性编程 ) (1) N型沟道浮动栅 MOS 电路紫外线全部擦洗4.2null*(2) 2716 EPROM 的逻辑图和引脚4.2null* 4. EEPROM (多次性编程 ) 电可擦写局部擦写全部擦写5. Flash Memory (闪速型存储器) 比 EEPROM快4.2EPROM价格便宜 集成度高EEPROM电可擦洗重写具备 RAM 功能null* 用 1K × 4位 存储芯片组成 1K × 8位 的存储器？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展4.22片null* (2) 字扩展（增加存储字的数量） 用 1K × 8位 存储芯片组成 2K × 8位 的存储器4.2？片2片null* (3) 字、位扩展用 1K × 4位 存储芯片组成 4K × 8位 的存储器4.2？片8片null* 2. 存储器与 CPU 的连接 (1) 地址线的连接(2) 数据线的连接(3) 读/写命令线的连接(4) 片选线的连接(5) 合理选择存储芯片（ROM/RAM型号） 4.2（P94）例4.1*（P94）例4.1设CPU有16根地址线和8根数据线，并用MREQ作访存控制信号，WR作读写控制信号，有下列芯片 ROM芯片：2K×8、4K×8、8K×8 RAM芯片：1K×4、4K×8、8K×8 74138译码器、与非门 要求： 6000H－67FFH为系统程序区 6800H－6BFFH为用户程序区 画出CPU 与存储器的连接图。null*（P94）例4.1 (1) 写出对应的二进制地址码(2) 确定芯片的数量及类型A15A14A13 A11 A10 … A7 … A4 A3 … A04.2null*(3) 分配地址线A10~ A0 接 2K × 8位 ROM 的地址线A9 ~ A0 接 1K × 4位 RAM 的地址线(4) 确定片选信号4.2null*例 4.1 CPU 与存储器的连接图4.2null*某半导体存储器，按字节编址。其中，0000H～07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H～13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15～A0（低）。给出地址分配和片选逻辑。例2.1.计算容量和芯片数ROM区：2KB RAM区：3KB 存储空间分配：2.地址分配与片选逻辑先安排大容量芯片（放地址低端），再安排小容量芯片。便于拟定片选逻辑。共3片 7FFH-00H+1 =1000 0000 0000B =211=2K13FFH-800H+1=BFFH+1 = 1100 0000 0000B = 3*210=3Knull*A15A14A13A12A11A10A9…A00 0 0 0 0 0 …… 00 0 0 0 0 1 …… 1 0 0 0 0 1 1 …… 1 0 0 0 1 0 0 1 … 1 0 0 0 0 1 0 …… 0 0 0 0 1 0 0 0 … 0低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址寻址：ROMA12～A0RAMA10A15A14A13全为0null*例 2 CPU 与存储器的连接图4.2（P95）例4.2*（P95）例4.2设CPU有16根地址线和8根数据线，并用MREQ作访存控制信号，WR作读写控制信号，有下列芯片 ROM芯片：2K×8、4K×8、8K×8 RAM芯片：1K×4、4K×8、8K×8 74138译码器、与非门 要求： 最小8K地址空间为系统程序区，与其相邻的16K地址为用户程序区， 最大4K地址空间为系统程序工作区 画出CPU 与存储器的连接图。本节作业*本节作业4.14 4.15null*4.2.6 存储器的校验 编码的纠错 、检错能力与编码的最小距离有关 L —— 编码的最小距离D —— 检测错误的位数C —— 纠正错误的位数汉明码是具有一位纠错能力的编码4.21 . 编码的最小距离任意两组合法代码之间 二进制位数 的 最少差异 海明校验(Hamming)*海明校验(Hamming)海明码也是一种具有纠错能力的多重奇偶校验，它将一个信息代码按一定规律分成若干组，每组配一个奇偶校验位。Richard Hamming （1915-1998）编码方法 在位序是2的整数次幂的位置放置校验位，其他位置放置有效信息 每个分组按偶校验规则确定校验位的取值null*n位有效代码需增添 ？位检测位检测位的位置 ？检测位的取值 ？2k ≥ n + k + 1检测位的取值与该位所在的检测“小组” 中 承担的奇偶校验任务有关组成汉明码的三要素4.22 . 汉明码的组成编码方法及示例*编码方法及示例海明(7,4)码 有效信息a1 a2 a3 a4 校验信息p1 p2 p3 关键问题：如何分组示例 有效信息1001 p1=a1⊕a2⊕a4=1⊕0⊕1=0 p2=a1⊕a3⊕a4=0 p3=a2⊕a3⊕a4=1 所以海明码为0011001校验方法*校验方法分别检查各分组中1的个数是否为偶数 当第i组中1的个数为偶数时，gi=0;否则gi=1 错误字G(=gr...g2g1)指明是否出错以及错误位置 当G等于全0时，代码无错误 当G不等于0时，代码有错，G指明了出错位置示例1 有效信息1001的海明校验码0011001 若接收到的代码为0011001G=0，所以没有错误校验方法*校验方法示例2 有效信息1001的海明校验码0011001 若接收到的代码为0001001G=g3g2g1=011，所以第三位(即a1)出错 代码的正确值为0011001性能：能发现并纠正一位错误，不能识别多位错误011null*练习2∴ P4 P2 P1 = 100第 4 位错，可不纠4.2本节作业*本节作业4.17 (1)(2) 4.18 (1)(2)null*4.2.7 提高访存速度的措施 采用高速器件 调整主存结构1. 单体多字系统 采用层次结构 Cache –主存 增加存储器的带宽 4.2null*2. 多体并行系统(1) 高位交叉 4.2顺序编址 null*各个体并行工作4.2体号(1) 高位交叉 null*4.2(2) 低位交叉各个体轮流编址 null*4.2 体号(2) 低位交叉 各个体轮流编址 null*低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽4.2启动存储体 0启动存储体 1启动存储体 2启动存储体 3null* 4.2设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足 T ＝ 4τ。连续读取 4 个字所需的时间为 T＋(4 －1)τnull*(3) 存储器控制部件（简称存控）易发生代码 丢失的请求源，优先级 最高严重影响 CPU 工作的请求源， 给予 次高 优先级4.2null*4.23.高性能存储芯片(1) SDRAM (同步 DRAM)在系统时钟的控制下进行读出和写入 CPU 无须等待(2) RDRAM由 Rambus 开发，主要解决 存储器带宽 问题 (3) 带 Cache 的 DRAM 在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ，有利于 猝发式读取 本节作业*本节作业4.24 4.29　内容提要*　内容提要4.4 辅助存储器 4.3 高速缓冲存储器 4.2 主存储器 4.1 概述 4.3 高速缓冲存储器*4.3 高速缓冲存储器一、概述1. 问题的提出避免 CPU “空等” 现象CPU 和主存（DRAM）的速度差异容量小 速度高容量大 速度低程序访问的局部性原理2. Cache 的工作原理*2. Cache 的工作原理字节： 8位 字：2-8个字节字节字字块问题：一次访存操作读取内容？ 为了主存和Cache内容映射，将主存与Cache分成若干个块。主存块的大小与Cache块的大小一致。每个块包含若干个字。 字块（页）：4-8个字null*2. Cache 的工作原理(1) 主存和缓存的编址主存和缓存按块存储 块的大小相同B 为块长4.3null*(2) 命中与未命中M >> C主存块 调入 缓存主存块与缓存块 建立 了对应关系用 标记记录 与某缓存块建立了对应关系的 主存块号主存块与缓存块 未建立 对应关系主存块 未调入 缓存4.3null*(3) Cache 的命中率CPU 欲访问的信息在 Cache 中的 比率命中率 与 Cache 的 容量 与 块长 有关 一般每块可取 4 ~ 8 个字块长取一个存取周期内从主存调出的信息长度 CRAY_1 16体交叉 块长取 16 个存储字 IBM 370/168 4体交叉 块长取 4 个存储字（64位×4 = 256位）4.3null*(4) Cache –主存系统的效率效率 e 与 命中率 有关 设 Cache 命中率 为 h，访问 Cache 的时间为 tc ， 访问 主存 的时间为 tm 4.3null*3. Cache 的基本结构4.3 Cache 替换机构Cache 存储体主存Cache 地址映射 变换机构由CPU完成null*4. Cache 的 读写 操作 读 4.3null*Cache 和主存的一致性 4.3 写直达法（Write – through） 写回法（Write – back） 写操作时数据既写入Cache又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂性null*5. Cache 的改进 (1) 增加 Cache 的级数片载（片内）L1 Cache片外 L2 Cache (2) 统一缓存和分立缓存指令 I-Cache数据 D-Cache与主存结构有关与指令执行的控制方式有关是否流水Pentium 8K 指令 Cache 8K 数据 CachePowerPC620 32K 指令 Cache 32K 数据 Cache4.3null*二、Cache – 主存的地址映射 1. 直接映射每个缓存块 i 可以和 若干 个 主存块 对应每个主存块 j 只能和 一 个 缓存块 对应i = j mod C4.3特点： 实现简单 不够灵活null*P120 例4.8 题目要求见课本 （1）Cache容量4KB=212B,Cache地址12位每个字块大小=16字× 32位/字÷8位/字节 =64字节（2）主存容量512KB=219B,主存地址19位Cache块数=4KB÷64B/块=64 块主存块数=512KB÷64B/块=8192块null* 字块8192 字块65字块64字块7 字块6字块5 字块2 字块1………主存储体 字块 2 字块 1字块64 Cache存储体…64字节 … 字块 5直接映射方式下： （3）主存的第64n+5块(n=0, 1,…,127)可以映射到第五块（4）内存地址共19位，其中： a.字块64字节，内地址6位 b.缓存64块，缓存字块地址6位 c.剩余7位作为主存字块标记 P120 例4.8 题目(续)null*2. 全相联映射主存 中的 任一块 可以映射到 缓存 中的 任一块4.3特点： 方式灵活 结构复杂null*某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块 i = j mod Q3. 组相联映射4.3null*P122 例4.11 四路组相联映射 （1）主存容量16MB=224B，主存地址24位每个字块大小=8字× 32位/字÷8位/字节 =32字节字块内地址5位。Cache块数=8KB÷32B/块=256 块Cache中组(行)数=256÷4=64组。组地址6位。字块标记位数=24-5-6=13位。null* 字块8192 字块65字块64字块7 字块6字块5 字块1 字块0………主存储体Cache存储体64字节 主存第0号单元未命中，将主存字块0读入cache。P122 例4.11 题目(续1)字01237 字块00组1组…11组主存第1-7号单元命中。同理第8,16,…,96号单元未命中，需要读操作，其余单元都Cache命中。命中率=(100*10-13)/(100*10)=0.987后9次循环全部命中。null*P122 例4.11 题目(续2)(3) 假设Cache存取周期为t，主存存取周期为5t没有Cache时，1000个单元读取时间为5000t 有Cache时，读取时间为13*5t+(1000-13)*t速度提高倍数=5000t13*5t+(1000-13)*t ≈ 3.75(4) 系统效率为t0.987*t+(1-0.987)*5t ≈ 95%null*三、替换算法1. 先进先出 （ FIFO ）算法 2. 近期最少使用（ LRU）算法小结某一 主存块 只能固定 映射到 某一 缓存块某一 主存块 能 映射到 任一 缓存块某一 主存块 只能 映射到 某一 缓存 组 中的 任一块不灵活成本高4.3当Cache内容/行已满，无法接收来自主存块的时候，替换机构将某个块移出Cache。本节作业*本节作业4.24 　内容提要*　内容提要4.4 辅助存储器 4.3 高速缓冲存储器 4.2 主存储器 4.1 概述 null*4.4 辅助存储器（了解）*4.4 辅助存储器（了解）一、概述 1. 特点 不直接与 CPU 交换信息 2. 磁表面存储器的技术指标 C = n × k × s寻道时间 + 等待时间 辅存的速度 Dr = Db × V 出错信息位数与读出信息的总位数之比 null*二、磁记录原理和记录方式 1. 磁记录原理 写 4.4null*4.4读 1. 磁记录原理 null*2. 磁表面存储器的记录方式 4.4null*例 NRZ1 的读出代码波形4.4null*三、硬磁盘存储器 1. 硬磁盘存储器的类型(1) 固定磁头和移动磁头(2) 可换盘和固定盘2. 硬磁盘存储器结构 4.4扇区 与 磁道*扇区 与 磁道Sector扇区Track磁道Platter盘面磁道：盘片旋转一周，磁头的作用区域。扇区：磁道上长度相同的区段。存放数据块。 盘片：单片，双面记录。磁盘存储器*磁盘存储器 舒加特1930年9月27日出生于美国洛杉矶，1951年毕业于加州Redlands大学，同年加入IBM，担任FAE。在IBM任职期间，他成为约翰逊领导IBM圣何塞实验室的成员之一，并在硬盘研制的过程中做出突出贡献。1979年，舒加特创办了舒加特科技公司，并担任主席。1998年舒加特科技公司更名为希捷科技公司，舒加特也成为希捷的第一位CEO。他亲眼见证了自己所创办的公司一步步成长为世界上最大的硬盘企业。 由于对硬盘业做出的突出贡献，舒加特被尊称为硬盘之父。希捷公司现任CEO Watkins在提起舒加特时说道：“希捷公司的第一款硬盘产品，只有5M容量且极其笨重，很多人都怀疑这5M是否有存在的价值。但舒加特却坚信：‘人类需要存储’。”今天，硬盘已经发展成为一个总产值超过280亿美元的全球性行业。null*主轴磁盘盘片磁头臂传动轴干燥剂电机磁头驱动小车磁头前置控制电路 硬盘内部结构null*(1) 磁盘驱动器4.4null*(2) 磁盘控制器 接收主机发来的命令，转换成磁盘驱动器的控制命令 实现主机和驱动器之间的数据格式转换 控制磁盘驱动器读写通过总线(3) 盘片由硬质铝合金材料制成4.4null*四、软磁盘存储器 1. 概述速度磁头盘片价格环境苛刻4.4null*2. 软盘片由聚酯薄膜制成4.4null*五、光盘存储器1. 概述采用光存储技术采用非磁性介质采用磁性介质不可擦写可擦写2. 光盘的存储原理只读型和只写一次型可擦写光盘热作用（物理或化学变化）热磁效应4.4利用激光写入和读出光盘存储技术*光盘存储技术 刻录时，激光束以其热作用，融化盘表面的光存储介质薄膜，在薄膜上形成小凹坑，有坑的位置表示记录“1”，没坑的位置表示“0”。 读出时，在读出光束的照射下，在有凹处和无凹处反射的光强是不同的，利用这种差别，可以读出二进制信息。由于读出光束的功率只有写入光束的1/10，因此不会使盘面融出新的凹坑。作业 *作业 P150 4.1 4.7 4.8