半导体工艺流程 总文档(1-10)

半导体工艺流程 总文档(1-10) 第一章 概述 从20世纪后半叶开始电子技术的发展速度是令人膛目结舌的，许多传统由机械技术支持的产品逐步改由电子技术来支持，例如数字CD播放机取代了磁带播放机，汽车发动机也由电子点火系统控制，电子计算机已深入到社会的各方面。所有这些电子产品都离不开半导体器件，目前微电子技术已进入甚大规模集成电路和系统集成时代，微电子技术已经成了整个信息时代的标志和基础。 1.1 半导体产业的发展 半导体制造技术很复杂,要求许多特殊工艺步骤、、设备以及供应产业。半导体产业发展的基础是真空管电子学、无线电通信、固体物理等理论。放大电子信号的三极真空管是由Lee De Forest于1906年发明的，三极管由三个部件构成，在一个抽空气体的玻璃容器中分别封入两个电极和一个栅极。为了使部件不被烧毁，同时还要保证电子能够在电极间传输，必须采用真空。 真空管被用于开发第一台电子计算机(ENIAC)，ENIAC重达50吨、占地3000平方英尺、需要19000只真空管，并且使用相当于160个灯塔的电量.ENIAC除了体积大之外，它的主要缺点是伴随着真空管出现的问题。真空管体积大、不可靠以及耗电量大。由于会烧毁，真空管寿命有限。为了迎合迅速发展的电子市场的需求来生产体积小、可靠的电子产品，真空管显然不是优选技术。1947年贝尔实验室的威廉?肖克利(William Shockley)\约翰?巴丁(John Bardeen)\和沃尔特?布拉顿(Walter Brattain)发明了固态晶体管。晶体管的名字取自“跨导”和“变阻器”两词，提供了与真空管同样的电功能，但具有固态的显著优点:尺寸小、无真空、可靠、重量轻、最小的发热及低功耗。这一发现发动了以固体材料和技术为基础的现代半导体产业。 1.2 集成电路制造 由半导体材料生产的半导体器件我们叫做芯片，仅具有单一功能的半导体器件称为分离元件。在半导体产业向前迈进的重要一步是将多个电子元件集成在一个半导体材料衬底上，就是集成电路。我们可大致以集成在一块芯片上的元件数划分集成时代(见1.1)。电路集成的一个重要挑战是半导体制造工艺的能力，在可接受的成本条件下改善加工技术，以生产高集成度的甚大规模集成电路芯片。可以在一片半导体材料圆片上同时制作几十甚至几百个特定的芯片，以硅片为例，硅片的直径多年来一直在增大，从最初的1英寸到现在常用的8英寸，正在进行向12英寸的转变。如果在一片硅片上有更多的芯片，制造集成电路的成本会大幅度降低。 半导体器件的制作仅发生在接近硅片表面的几微米，在工艺加工过程中，硅片厚度提供硅片足够的强度。一旦器件在硅片上制作完毕，硅片上的金属线路层将作为器件和芯片外边的各种电信号之间的连接。 集成电路的制造步骤涉及五个制造阶段: ? 硅片制备: 在第一阶段，将硅从沙中提炼并纯化，经过特殊工艺产生适当直径的硅锭，然后将硅锭切割成用于制造芯片的薄硅片。 ? 芯片制造: 裸露的硅片经过各种清洗、成膜、光刻、刻蚀和掺杂步骤，加工完的硅片具有永久刻蚀在硅片上的一整套集成电路。 ? 硅片测试/拣选: 每个芯片要进行探测和电学测试，拣选出可接受和不可接受的芯片，并为有缺陷的芯片做标记。 ? 装配与封装: 将制作好集成电路的硅片分割成单个芯片，好的芯片被压焊后密封在塑料或陶瓷壳内。 ? 终测: 为确保芯片的功能，要对每一个被封装的集成电路进行测试，以满足制造商的电学和环境的特性参数要求。 芯片技术的发展有三个主要趋势: 1(提高芯片性能 判断芯片性能的一种通用方法是速度。器件做的越小，在芯片上放置得越紧密，芯片的速度就会提高。还有使用材料，通过芯片表面的电路和器件来提高电信号的传输。芯片性能的另一重要方面是在器件工作过程中的功耗。 摩尔定律 1964年,戈登?摩尔,半导体产业先驱者和英特尔公司的创始 预言在一块芯片上的晶体管数大约每隔一年翻一翻,后来在1975年被修正为人, 预计每18个月翻一翻。(图1.1) 2(提高芯片可靠性 主要提高芯片寿命 3. 降低芯片成本 减小特征尺寸\增加硅片直径 1.3 可选择的半导体材料 根据流经材料电流的不同可分为三类材料: 导体;绝缘体;半导体。导体是电子容易以电流方式流过的材料,绝缘体是对电流通过具有很高阻值的材料,半导体这种材料很特殊,因为它既能充当导体也能充当绝缘体。半导体材料具有 较小的禁带宽度,其值介于绝缘体和导体之间。这个禁带宽度允许电子在获得能量时从价带跃迁到导带。这种行为在半导体被加热时发生,因而其导电性随温度增加而提高(对导体而言则正相反)。广泛用于半导体产业的各族元素特性概括于表1.2。 1.4 在半导体制造业中的职业 半导体制造业中的职业途径分成三个主要方面:技师、工程师和管理人员。 硅片制造技师: 负责操作硅片制造设备,从事一些设备维护以其工艺和设备的基本故障查询。 设备技师: 负责查询故障并维护先进设备系统,以保证在硅片制造过程中设备能正确运行。 设备工程师: 专门从事确定设备设计参数和优化硅片生产的设备性能。 工艺技师: 通过查询与工艺相关的问题支持生产设备和工艺工程组。 工艺工程师: 负责分析制造工艺和设备的性能以确定优化参数设置。 现场服务代表: 安装制造设备,进行设备维护、诊断及修理以确保设备有效的生产。 实验室技师: 从事工艺开发的工作,建立新工艺并进行试验。 成品率/失效分析技师: 从事与缺陷分析相关的工作,例如准备待分析的材料并操作分析设备以确定在硅片制造过程中引起问题的根源。 成品率提高工程师: 负责收集并分析成品率及测试数据以提高硅片制造性能。 设施技师: 负责支持设施设备以及硅片制造厂要求的设施,包括化学材料管理和净化间设施。 设施工程师: 负责为硅片制造厂的化学材料、净化空气及常用设备的基础设施提供工程设计支持。 主管/经理: 负责将技术技能和人事管理技能结合在一起以达到公司的组织目标。 第二章 硅和硅片制备 硅是用来制造芯片的主要半导体材料，也是半导体产业中最重要的材料。锗是第一个用做半导体的材料，它很快被硅取代了，这主要有四个原因: 1) 硅的丰裕度: 硅是地球上第二丰富的元素，占到地壳成分的25%，经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。 ) 更高的熔化温度允许更宽的工艺容限: 硅1412?的熔点远高于锗937?2 的熔点，使得硅可以承受高温工艺。 3) 更宽的工作温度范围: 用硅制造的半导体元件可以用于比锗更宽的温度范围。 4) 氧化硅的自然生成: 硅表面有自然生长氧化硅(SiO)的能力。SiO是22一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污。 现在，全世界芯片的85%以上都是由硅来制造的。 2.1 半导体级硅 用来做芯片的高纯硅被称为半导体级硅(semiconductor-grade silicon), 或者SGS，有时也被称做电子级硅。从天然硅中获得生产半导体器件所需纯度的SGS要分几步。现介绍一种得到SGS的主要方法: 第一步，在还原气体环境中，通过加热含碳的硅石(SiO)，一种纯沙，来2 生产冶金级硅。 SiC(固体)+SiO(固体)? Si(液体)+SiO(气体)+CO(气体) 2 在反应式右边所得到的冶金级硅的纯度有98%。由于冶金级硅的沾污程度相当高，所以它对半导体制造没有任何用处。 第二步，将冶金级硅压碎并通过化学反应生成含硅的三氯硅烷气体。 Si(固体)+3HCl(气体)? SiHCl(气体)+H(气体)+加热 23 第三步，含硅的三氯硅烷气体经过再一次化学过程并用氢气还原制备出纯度为99.9999999%的半导体级硅。 2SiHCl(气体)+2H(气体)? 2Si(固体)+6HCl(气体) 23 这种生产纯SGS的工艺称为西门子工艺。(图2.1)半导体级硅具有半导体制造要求的超高纯度，它包含少于百万分之(ppm)二的碳元素和少于十亿分之(ppb)一的?、?族元素(主要的掺杂元素)。然而用西门子工艺生产的硅没 有按照希望的晶体顺序排列原子，所以也不能用在半导体制造中。 2.2 晶体结构 不仅半导体级硅的超高纯度对制造半导体器件非常关键，而且它也要有近乎完美的晶体结构。只有这样才能避免对器件特性非常有害的电学和机械缺陷。 单晶就是一种固体材料，在许多的原子长程范围内原子都在三维空间中保持有序且重复的结构。 非晶材料是指非晶固体材料，它们没有重复的结构，并且在原子级结构上体现的是杂乱的结构。非晶硅对半导体器件所需的硅片来讲是没有任何用处的，这是因为器件的许多电学和机械性质都与它的原子级结构有关，这就要求重复性的结构使得芯片与芯片之间的性能有重复性。 在晶体材料中，对于长程有序的原子模式最基本的实体就是晶胞。晶胞在三维结构中是最简单的由原子组成的重复单元，它给出了晶体结构。图2.2表示了由晶胞组成的三维结构。因为晶体结构在三维方向上是等同的，晶胞有一个框架结构，像一个立方体。在自然界有7种可能存在的晶体结构。对于硅晶体来说，它的晶胞是面心立方结构，如图2.3。 如果晶胞不是有规律地排列，那么这种材料就叫做多晶材料。如果从提纯工艺中得到的半导体级硅是多晶结构，就叫做多晶硅。如果晶胞在三维方向上整齐地重复排列，那这样的结构就叫单晶。半导体芯片加工需要纯净的单晶硅结构，这是因为晶胞重复的单晶结构能够提供制作工艺和器件特性所要求的电学和机械性质。 晶胞在晶体中的方向称为晶向。晶向非常重要，因为它决定了在硅片中晶体结构的物理排列是怎样的。不同晶向的硅片的化学、电学和机械性质都不一样， 、这会影响工艺条件和最终的器件性能。半导体制造中硅片常用的晶向是<100><111>、 <110>。 2.3 单晶硅生长 晶体生长是把半导体级硅的多晶硅块转换成一块大的单晶硅。生长后的单晶硅称为硅锭。在生产用于硅片制备的单晶硅锭最普遍的技术是Czochralski 法，也称CZ法。另外还有区熔法。 2.3.1 CZ法 CZ法生长单晶硅把熔化了的半导体级硅液体变为有正确晶向并且被掺杂成n 型或p型的固体硅锭。85%以上的单晶硅是采用CZ法生长出来的。CZ拉单晶炉见图2.4。 坩锅里的硅被拉单晶炉加热，使用电阻加热或射频(RF)加热线圈。电阻加热用于制备大直径的硅锭。当硅被加热时，它变成液体，叫做熔体。一个完美的具有所需要晶向的籽晶硅接触到直拉装置并开始生长新的晶体结构。籽晶放在熔体表面并在旋转过程中缓慢地拉起，它的旋转方向与坩锅的旋转方向相反。随着籽晶在直拉过程中离开熔体，熔体上的液体会因为表面张力而提高。籽晶上的界面散发热量并向下朝着熔体的方向凝固。随着籽晶旋转着从熔体里拉出，与籽晶有同样晶向的单晶就生长出来了。不同的硅锭生长结果依赖于籽晶和坩锅各自的旋转方向及速度。 2.3.2 区熔法 区熔法生长单晶硅锭是把掺杂好的多晶硅棒铸在一个模型里。一个籽晶固定 到一端然后放进生长炉中。用射频线圈加热籽晶与硅棒的接触区域。加热多晶硅棒是区熔法最主要的部分，因为在熔融的晶棒的单晶界面再次凝固之前只有30分钟的时间。晶体生长中的加热过程沿着晶棒的轴向移动。区熔法示意如图2.5。 区熔法硅片直径要比直拉法小，由于不用坩锅，区熔法生长的硅纯度高且含氧量低。 2.3.3 追求更大直径硅锭的原因 硅锭直径从20世纪50年代初期的不到25mm增加到现在的300mm,硅片直径的历史发展趋势如图解2.6所示。更大直径的硅锭对硅锭生长中正确的晶体生长和保持良好的工艺控制提出了挑战。随着制备硅锭复杂度的增加,为什么还要继续增加硅片的直径呢?是因为增加硅片直径给硅片制备带来的成本利润。更大直径硅片有着更大的表面积来做芯片,这样就会在一个硅片上生产更多的芯片。这带来三大好处: 1) 每块芯片的加工和处理时间减少了,导致设备生产效率提高;2) 硅片边缘的芯片少了,转化为更高的生产成品率;3) 由于在同一工艺过程中有更多的芯片,设备的重复利用率提高了。 2.4 硅中的晶体缺陷 为了很好地实现先进IC功能，半导体要求有近乎完美的晶体结构。晶体缺陷就是在重复排列的晶胞结构中出现的任何中断。 缺陷密度:在工艺过程中，由于各种原因在每平方厘米硅片上产生的缺陷数目。 研究硅晶体缺陷是非常重要的，因为它对半导体的电学特性有破坏作用。这些问题包括二氧化硅介质击穿和漏电流等。随着器件尺寸的缩小以及有源栅区面积的增加，更多的晶体管集成在一块芯片上，缺陷出现在芯片敏感区域的可能性就会增加。这样的缺陷对器件的成品率有负面影响。 晶体缺陷会产生于晶体生长和后面硅锭和硅片的各项工艺中。一些缺陷是因为表面损伤而造成的，例如由于机械操作造成的裂痕的表面缺陷。在硅中主要存在三种普遍的缺陷形式: 1(点缺陷:原子层面的局部缺陷。点缺陷存在于晶格的特定位置。图2.7显示了三种点缺陷。最基本的一种缺陷是空位。这种缺陷当一个原子从其格点位置移动到晶体表面时出现。另一种点缺陷是间隙原子，它存在于晶体结构的空隙中。当一原子离开其格点位置并且产生了一个空位时，就会产生间隙原子-空位对，或叫Frenkel缺陷。 随着器件技术变得越来越复杂，半导体硅中的点缺陷也越来越重要。在晶体生长中影响点缺陷产生的因素是生长速率和晶体熔体界面间的温度梯度。如果晶体冷却速率得到控制，就会有效减少缺陷的产生。半导体制造中的热处理也能导致点缺陷的产生。 另一种点缺陷是由于化学元素杂质引入到格点里所产生的(只要是氧和碳)。在制备过程中杂质的引入可能是有目的的，也可能是无意的。他们能占用原有原子的位置，成为替位杂质，或者在间隙中成为间隙杂质。 2. 位错:错位的晶胞。见图2.8。打个比方，就象整齐排列的一推砖有一层沿一个方向发生了错位。位错可以在晶体生长和硅片制备过程中的任意阶段产生。然而发生在晶体生长之后的位错通常由作用在硅片上的机械应力所造成，例如不均匀的受冷或受热以及超过硅片承受范围的应力。一些情况下，位错是由器件制作过程中硅片表面的热氧化所引入的。 3. 层错:晶体结构的缺陷。层错与晶体结构有关，经常发生在晶体生长过程中。滑移就是一种层错，它沿着一个或更多的平面发生滑移(见图2.9)。 另一种层错是孪生平面，就是在一个平面上，晶体沿着两个不同的方向生长(见图2.10)。这种孪生平面是因为在生长过程中的热影响或机械振动而产生的。在每一边生长的晶体都可能很完美。无论是滑移还是孪生平面都是半导体制造中不能接受的。 2.5硅片制备 硅是硬而脆的材料，晶体生长后的圆柱形的单晶硅锭要经过一系列的处理过程，最后形成硅片，才能达到半导体制造的严格要求。这些硅片制备步骤包括机械加工、化学处理、表面抛光和质量测量。硅片制备的基本流程如图2.11所示。 由于芯片设计和制造要求的不断提高，硅片的制备工艺必须能提供符合更严格规范要求的硅片。这些要求包括硅片的几何尺寸(直径、平整度和翘曲度)、表面完美性(粗糙度和光的散射性)和洁净度(颗粒的源)。这些规范会带来诸如自动材料传送中的尺寸控制或者达到IC生产中关键工艺步骤所要求的表面状况等问题。 一( 整型处理 整型处理包括在切片之前对单晶硅锭做的所有准备步骤。 1)去掉两端 两端通常叫籽晶端和非籽晶端。当两端被切掉后，可用四探针来检查电阻以确定整个硅锭达到合适的杂质均匀度。 2)径向研磨 由于在晶体生长中直径和圆度的控制不可能很精确，所以硅锭都要长得稍大一点以进行径向研磨。对半导体制造中流水线的硅片自动传送来讲，精确的直径控制是非常关键的。 3)硅片定位边或定位槽 在硅锭上做一个定位边来标明晶体结构和硅片的晶向。主定位边标明了晶体结构的晶向，如图2.12所示。还有一个次定位边标明硅片的晶向和导电类型。六吋以下的硅片都是如此定位的。八吋及以上的硅片已采用定位槽，具有定位槽的硅片在硅片背面靠近边缘的区域有激光刻上的关于硅片的信息。如图2.13所示。 二(切片 将整型处理后的硅锭切成一片片的硅片。对200mm及以下硅片来讲，切片是用带有金刚石切割边缘的内圆切割机来完成的。对300mm的硅片要由线切割机来进行。线切割比内圆切割产生更多的硅片，但内圆切割能产生平整的切面。 切片完成后，进行双面的机械磨片以去除切片时留下的损伤，三(磨片和倒角 达到硅片两面高度的平行及平坦。在硅片制备过程的许多步骤中，平整度是关键的参数。硅片边缘倒角可使硅片边缘获得平滑的半径周线。在硅片边缘的裂痕和小裂缝会在硅片上产生机械应力并会产生位错，尤其是在硅片制备的高温过程中。平滑的边缘半径能将这些影响降到最小。 四(刻蚀 硅片整型使硅片表面和边缘损伤及沾污，损伤的深度一般有几微米深，硅片刻蚀是一个利用化学刻蚀选择性去除表面物质的过程。硅片经过湿法化学刻蚀工艺消除硅片表面损伤和沾污。 五(抛光 制备硅片的最后一步是化学机械平坦化(CMP)，也叫抛光。它的目标是高平整度的光滑表面，以满足半导体器件制备的需要。 2.6外延层 在某些情况下，需要硅片有非常纯的与衬底有相同晶体结构(单晶)的硅表面，还要保持对杂质类型和浓度的控制。这要通过在硅表面淀积一个外延层来达到。在硅外延中，硅基片作为籽晶在硅片上面生长一薄层硅。新的外延层会复制硅片的晶体结构。由于衬底硅片是单晶，外延层也是单晶。而且，外延层可以是n型也可以是p型，这并不依赖于原始硅片的掺杂类型。外延层通常是没有沾污的。 硅外延发展的起因是为了提高双极器件和集成电路的性能。外延可以在重掺杂的衬底上生长一层轻掺杂的外延层。这在优化pn结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。 2.7硅中杂质 在实际集成电路制造中所需要的绝大多数半导体材料，都人为地掺入一定数量的某种原子(杂质)，以便控制导电类型和导电能力.这种人为掺入杂质的半导体，就是通常所说的杂质半导体,掺入的杂质主要是?A族元素(受主元素)和?A族元 素(施主元素)。这些杂质在硅晶体中一般是替代硅原子而占椐晶格位置，并能在适当的温度下施放电子或空穴，控制和改变晶体的导电能力和导电类型(n型或p型)。 如果在硅中同时存在浅施主和浅受主两种杂质，这时它的导电类型要由杂质浓度高的那种杂质决定，它首先要补偿掉不同类型的杂质，剩余部分才对导电能力有贡献。 杂质在硅中并不能无限制的掺入，在一定的温度和平衡态下，它有一个溶解到硅中的最大浓度，这就是杂质在硅晶体中的溶解度，也称固溶度。固溶度是随着温度而变化的。 2.8 质量测量 一(物理尺寸 为了达到芯片生产中器件制造的要求以及适合硅片制造厂自动传送设备的要求，硅片必须规定物理尺寸。在硅片的制备中，尺寸控制和检查包括许多测量，例如直径、厚度、晶向位置和尺寸、定位边(或定位槽)和硅片形变。 二(平整度 平整度是硅片最主要的参数之一，主要因为光刻工艺对局部位置的平整度是非常敏感的。硅片平整度是指在通过硅片的直线上的厚度变化。它是通过硅片的上表面和一个规定参考面的距离得到的。平整度可以规定为硅片上一个特定点周围的局部平整度，也可以规定为整体平整度。 三(微粗糙度 微粗糙度是实际表面同规定平面的小数值范围的偏差。它测量了硅片表面最高点和最低点的高度差别，它的单位是纳米。对芯片制造来讲，表面微粗糙度的控制非常重要，这是因为在器件制造中，它对硅片上非常薄的介质层的击穿有着负面影响。 四(氧含量 控制硅锭中的氧含量水平和均匀性是非常重要的，而且随着更大的直径尺寸，难度也越来越大。少量的氧能起到俘获中心的作用，它能束缚硅中的沾污物(主要是金属离子)。然而，硅锭中过量的氧会影响硅的机械和电学特性。目前硅片中的氧含量被控制在24到33ppm。 五(晶体缺陷 为了使前面讨论的各种晶体缺陷减到最少，必须对硅加以控制。目前要求每平方厘米的晶体缺陷少于1000个。 六(颗粒 硅片表面颗粒的数量应该加以控制，使在芯片制造中的成品率损失降到最低。典型的硅片洁净度规范是在200mm的硅片表面每平方厘米少于0.13个颗粒。测量到的颗粒尺寸要大于或等于0.08微米。 七(体电阻率 硅锭的体电阻率依赖于在晶体生长前掺杂到硅熔体中的杂质浓度。理想的要求是在整个体硅中得到均匀的电阻率。实际上由于晶体生长过程中半径方向存在温度梯度，使硅锭沿半径方向的掺杂浓度不同。 第三章 半导体制造中的化学品 半导体制造业使用大量的化学品来制造硅圆片。另外化学品也被用于清洗硅圆片和处理在制造工艺中使用的工具。在硅圆片制造中使用的化学材料被称为工艺用化学品，它们有不同种类的化学形态并且要严格控制纯度。为了理解工艺化学品,我们先复习一下基础化学里面的一些概念。 3.1 物质形态 宇宙中的所有物质都存在三种基本形态:固态、液态或气态。另外还有第 四种形态:等离子体。 固体有其自己固定的形状，不会随着容器的形状而改变。液体随着容器的形状而改变自己的形状。液体会填充容器的相当于液体体积大小的区域，并会形成表面。气体也随着容器的形状而改变自己的形状，但气体会充满整个容器，不会形成表面。气体微粒小且能够自由移动。一些气体像氢气和氧气，是活性气体，很容易与其他气体或元素反应形成稳定的化合物。而另外一些气体像氦气和氩气，是惰性气体。很难形成化合物。由于惰性气体不与其他化学材料反应，所以被广泛用于半导体制造业中。当有高能电离的分子或原子的聚集体存在时就会出现等离子体。这种形态与前三种物质形态有相当大的不同。举例来说，恒星、荧光灯和霓虹灯都是等离子体。将一定的气体曝露在高能电场中，就能诱发等离子态。我们在随后的章节中将会看到等离子体被广泛用于半导体制造业中。 3.2 材料的属性 材料属性有两类，化学属性和物理属性。材料的物理属性是指那些通过物质本身而不需要与其他物质相互作用反映出来的性质。物理属性有:熔点、沸点、电阻率和密度等。材料的化学属性是指那些通过与其他物质相互作用或相互转变而反映出来的性质。化学属性有:可燃性、反应性和腐蚀性。 3.2.1 半导体制造中的化学属性 在制造硅集成电路芯片中有许多不同种类的化学品和化学材料。化学品的一些属性对于理解新的半导体工艺材料的存在有很重要的意义，这些属性有:温度、密度、压强和真空、表面张力、冷凝、热膨胀、蒸气压、应力、升华和凝华。 一(温度 温度是比较一个物质相对于另外一个物质是冷还是热的量度，因此它也是物质分子或原子平均动能或热能的量度标准。不同温度的物体之间传递的能量叫热。硅圆片制造中大量需要处理在高温下的情况，比如需要加热来影响化学反应或者对硅单晶结构退火使原子重新排列。 二(密度 物质的密度被定义为它的质量(或重量)除以它的体积。硅的密度是2.3。 三(气体的压强和真空 气体充满容器的体积并且施加相同的压强于容器的器壁上，压强为施加在表面单位面积上的压力。压强是在半导体制造中被广泛使用的属性。如果容器内的气体压强小于14.7psi，则存在真空。真空通过抽出密闭容器中的气体分子来获得低于大气压的压强。在半导体制造中，一些制造工艺在大气压下进行，一些需要很高的压强而另外一些需要在真空环境中进行。 四(表面张力 当一滴液体在一个平面上，液滴存在着一个接触表面积(见图3.1)液滴的表面张力是增加接触表面积所需的能量。随着表面积的增加，液体分子必须打破分子间的引力，从液体内部运动到液体的表面，因此需要能量。表面张力的概念用在半导体制造中来衡量液体均匀涂在硅圆片表面的粘附能力。 五(冷凝和汽化 气体变成液体的过程被称做冷凝，从液体变成气体的相反过程叫汽化。 六(热膨胀 当一个物体被加热时，由于原子的振动加剧，它的体积就会发生膨胀。衡量材料热膨胀大小的参数是热膨胀系数(CTE)。非晶材料的热膨胀是各向同性的，而所有晶体材料，比如单晶硅，热膨胀是各向异性的。 七(蒸气压 蒸气压是在密闭容器中气体分子施加的压力，这时汽化和冷凝的速率处于动态平衡。 八(应力 当一个物体受到外力的作用时就会产生应力。在硅圆片中有多种原因可以导致应力的产生。硅片表面的物理损伤;位错、多余的空隙和杂质产生的应力;外界材料生长都可以产生应力。如果两个热膨胀系数(CTE)相差很大的物体结合在一起，然后加热，由于两种材料以不同的速率膨胀导致它们彼此推拉，因而产生应力。由于CTE不匹配产生的应力会使硅片弯曲。在半导体制造工艺中由于微芯片采用多层不同的CTE材料的平面工艺，所以非常关心这种应力。 九(升华和凝华 固体通过升华过程能够直接变成气体，气体直接变成固体的过程叫凝华。 3.3 工艺用化学品 半导体制造业是与化学密切相关的工艺过程，其中使用了多种超高纯度的工艺用化学品。化学品在半导体制造业中的主要用途有: ? 用湿法化学溶液和超纯净的水清洗或准备硅片表面。 ? 用高能离子对硅片进行掺杂得到p型和n型硅材料。 ? 淀积不同的金属导体层以及导体层之间必要的介质层。 生长薄的二氧化硅层作为MOS器件主要的栅极介质材料。 ? ? 用等离子体增强刻蚀或湿法试剂有选择地去除材料并在薄膜上形成所需要的图形。 一( 酸 在半导体制造过程中使用了多种酸。表3.1列出了一些常用的酸及其在硅片加工中的特定用途。 二( 碱 表3.2列出了在半导体制造过程中通常会使用的碱性物质。 三( 溶剂 表3.3列出了硅片厂常用的溶剂。 去离子水是在半导体制造过程中广泛使用的溶剂，在它里面没有任何导电的 ，既不是酸性也不是碱性，是中性的。它能够溶解离子。去离子水的pH值为7 其他物质，包括许多离子化合物和共价化合物。 四(化学品的输送 在半导体工业中使用的化学品有很多是有毒性并且危险的化学品安全、高纯度和不间断地从存储罐中输送到工艺工具是至关重要的。对于液态化学品来说，这种输送过程是通过批量化学材料配送(BCD)系统完成的。 BCD系统是由化学品源(如一个存储罐)、化学品输送模块和管道系统所组成的(见图3.2)。BCD系统的存储罐常常建造在主要生产线的地下，输送模块用来过滤、混合和输送化学品，然后通过管道系统将化学药输送到独立的工艺线。现代的BCD系统是一个集成了计算机和网络化的系统，它能够对化学品的输送进行实时监控。 怎样来存储和输送工艺用化学品取决于这些因素:化学品的兼容性、减少化学品的沾污和安全性。在半导体制造过程中对化学品纯度的要求是超高纯净(UHP)，对杂质的控制是要低于十亿分之一(ppb)到万亿分之一(ppt)的范围之内。 并不是所有的化学品都这样来输送的，一些化学品并不适合由BCD系统来输送，它们或者是使用的数量很少或者是在使用前存放的时间长度有限。为了使这些化学品能够在工艺站点存储和使用，将用特别的包装系统便于它们定点输 送。 五(气体 半导体制造过程中大概使用了50余种不同种类的气体。由于不断有新的材料被引入到半导体制造过程中，所以气体的种类和数量是不断发生变化的。气体通常被分成两类:通用气体和特种气体。 所有气体都要求有极高的纯度，通用气体要控制在7个9以上的纯度(99.99999%), 特种气体则要控制在4个9以上的纯度(99.99%)。气体中的杂质微粒要控制在0.1µm之内，其他需要控制的沾污是氧、水分和痕量杂质，例如金属。许多工艺气体都具有毒性、腐蚀性、活性和自燃(暴露在空气中燃烧)。因此，在硅片厂气体是通过气体配送系统(BGD)以安全、清洁和精确的方式输送到不同工艺站点的。见图3.3。 表3.4和表3.5分别列出了在半导体制造过程中用到的一些通用气体和特种气体以及它们的用途。 第四章 IC制造中的沾污控制 一个硅片表面具有多个芯片，每个芯片有差不多数以百万计的器件和互连线路，它们对沾污都非常敏感。为使芯片上的器件功能正常，避免硅片制造中的沾污是绝对必要的。 为了控制制造过程中不能接受的沾污，半导体产业开发了净化间。净化间本质上是一个净化过的空间，它以超净空气把芯片制造与外界的沾污环境隔离开来，包括化学品、人员和常规的工作环境。 4.1 沾污的类型 沾污是指半导体制造过程中引入半导体硅片的任何危害芯片成品率及电学性能的不希望有的物质。沾污经常导致有缺陷的芯片，致命缺陷是导致硅片上的芯片无法通过电学测试的原因。据估计80%的芯片电学失效是由沾污带来的缺陷引起的。 净化间沾污分为五类:颗粒、金属杂质、有机物沾污、自然氧化层、静电释放。 一(颗粒 颗粒是能粘附在硅片表面的小物体。在半导体制造过程中，颗粒能引起电路开路或短路。它们能在相邻导体间引起短路。颗粒还可以是后续各节讨论的其他类型沾污的来源。 半导体制造中，可以接受的颗粒尺寸的粗略法则是它必须小于最小器件特征尺寸的一半。大于这个尺寸的颗粒会引起致命的缺陷。例如0.18微米的特征尺寸不能接触0.09微米以上尺寸的颗粒。为了有个感性认识，人类头发的直径约为90微米，0.09微米的尺寸则比人类头发尺寸小1000倍之多。 硅片表面的颗粒密度代表了特定面积内的颗粒数。更高的颗粒密度产生致命缺陷的机会也更大。颗粒检测已经广泛采用激光束扫描硅片表面和检测颗粒散射的光强及位置来进行。 二(金属杂质 危害半导体工艺的典型金属杂质是碱金属，即周期表中的?A族元素，因为它们容易失去一个价电子成为阳离子，与非金属的阴离子反应形成离子化合物。金属在所有用于硅片加工的材料中都要严格控制。表4.1列出了一些典型的金属杂质元素。 金属来自于化学溶液或者半导体制造中的各种工序。另一种金属沾污的来源是化学品同传输管道和容器的反应。金属可以通过两种途径淀积在硅片表面上。第一种途径，金属通过金属离子与位于硅片表面的氢离子的电荷交换而被束缚在硅表面。这些典型的金属杂质很难消除。第二种途径，当表面氧化时金属杂质分布于氧化层内。在氧化层中的金属杂质只有通过去除硅片表面的氧化层来去除。 金属离子在半导体材料中是高度活动性的，被称为可动离子沾污(MIC)。当MIC引入到硅片中时，在整个硅片中移动，严重损害器件电学性能和长期可靠性。未经处理过的化学品中的钠是典型的、最为普遍的MIC之一，人充当了它的运送者。人体以液态形式包含了高浓度的钠(例如唾液、眼泪、汗液等)。钠沾污在硅片加工中被严格控制。 金属杂质导致了半导体制造中器件成品率的减少，引起氧化物-多晶硅栅结构中的结构性缺陷、pn结上泄漏电流的增加以及少数载流子寿命的减少。MIC沾污能迁移到栅结构中的氧化硅界面，改变开启晶体管所需的阈值电压。由于它们的性质活泼，金属离子可以在电学测试和运输很久以后沿着器件移动，引起器件在使用期间失效。 三. 有机物沾污 有机物沾污是指那些包含碳的物质，几乎总是同碳自身及氢结合在一起，有时也和其他元素结合在一起。有机物沾污的一些来源包括细菌、润滑剂、蒸气、清洁剂、溶剂和潮气等。在特定工艺条件下，微量有机物沾污能降低栅氧化层材料的致密性。工艺过程中有机材料给半导体表面带来的另一个问题是表面的清洗不彻底，这种情况使得诸如金属杂质之类的沾污在清洗之后仍完整保留在硅片表面。 四. 自然氧化层 如果曝露于室温下的空气或含溶解氧的去离子水中，硅片的表面将会被氧化。这一薄氧化层称为自然氧化层。 自然氧化层将妨碍其它工艺步骤，如硅片上单晶薄膜的生长和超薄栅氧化层的生长。自然氧化层也包含了某些金属杂质，它们可以向硅中转移并形成电学缺陷。在金属导体的接触区如果有自然氧化层存在，将增加接触电阻，减少甚至可能阻止电流流过。 五. 静电释放 静电释放(ESD)也是一种形式的污染，因为它是静电和从一个物体向另 一个物体未经控制的转移，可能损坏芯片。ESD产生于两种不同静电势的材料接触或摩擦。带过剩负电荷的原子被相邻的带正电荷的原子吸引，这种由吸引产生的电流泄放电压可以高达几万伏。 半导体制造中特别容易产生静电释放，因为硅片加工保持在较低的湿度中，典型条件为40%?10%相对湿度，这种条件容易使静电荷生成。尽管ESD发生时转移的静电总量通常很小(纳库仑级别)，然而放电的能量积累在硅片上很小的一个区域内。发生在几个纳秒内的ESD能产生超过1A的峰值电流，简直可以蒸发金属导体连线和穿透氧化层。放电也可以成为栅氧化层击穿的诱因。ESD带来的另一个重大问题是，一旦硅片表面有了电荷积累，它产生的电场就能吸引带电颗粒或极化并吸引中性颗粒到硅片表面。随着器件关键尺寸的缩小，ESD对更小颗粒的吸引变得重要起来，能产生致命缺陷。 4.2 沾污的源与控制 半导体器件制造厂房存在7种沾污源:空气、人、厂房、水、工艺用化学品、工艺气体和生产设备。 一( 空气 净化间最基本的概念是硅片工厂空气中的颗粒控制。我们通常所呼吸的空气是不能用于半导体制造的，因为它包含了太多的漂浮沾污。这些微小的浮质在空气中漂浮并停留很长时间，淀积在硅片表面引起沾污并带来致命缺陷。 净化级别标定了净化间的空气质量级别，它是由净化室空气中的颗粒尺寸和密度表征的。这一数字描绘了要怎样控制颗粒以减少颗粒沾污。表4.2展示了不同净化间净化级别每立方英尺可以接受的颗粒数和颗粒尺寸。 近来已经开始使用0.1级，这时颗粒尺寸缩小到0.02~0.03µm。最新的净化空气标准对每立方米空气中的超细颗粒数也做了规定，称为“U”描述符。U描述符把直径小于0.1µm的颗粒规定为超细颗粒。在没有特别说明具体颗粒尺寸的情况下，U描述符把洁净度定义为U(x)，其中x是每立方米空气中可容许的超细颗粒的最大数。 二( 人 人是颗粒的产生者。人员持续不断地进出净化间，是净化间沾污的最大来源。颗粒来自于头发和头发用品、衣物纤维屑、皮屑等。一个人平均每分钟释放一千万个尺寸等于或大于0.3µm的颗粒。通常的人类活动，如谈话、咳嗽、打喷嚏，对半导体都是有害的。 为实现净化间内的超净环境，人员必须穿上超净服。超净服由兜帽、连衣裤工作服、靴子和手套组成，完全包裹住了身体。超净服的作用有:1)对身体产生的颗粒和浮质的总体抑制;2)超净服系统颗粒零释放;3)对ESD的零静电积累;4)无化学和生物残余物的释放。 对于要进入净化间的人员必须遵循净化间操作。主要有:经过风淋和鞋清洁器才能进入净化间;只把必需物品带入净化间;缓慢移动;始终确保所有的头部和面部头发被包裹起来;始终都保持超净服闭合。 三(厂房 为使半导体制造在一个超洁净的环境中进行，有必要采用系统方法来控制净化间区域的输入和输出。在净化间布局、气流流动模式、空气过滤系统、温度和湿度的设定、静电释放等方面都要进行完美的设计，同时尽可能减少通过设备、器具、人员、净化间供给引入的颗粒和持续监控净化间的颗粒，定期反馈信息及维护清洁。 四(水 为了制造半导体，需要大量的高质量、超纯去离子水(DJ)。我们平时使用的来自于自来水厂的生活用水含有大量的沾污而不能用于硅片生产。经过处理之后，DJ中不允许有的沾污是:溶解离子、有机材料、颗粒、细菌、硅土和溶解氧。同时在25?下，DJ的电阻率要达到18MΩ-cm。一个水净化系统见图4.1。 五( 工艺用化学品 无论是液态化学品还是气体化学品，都必须不含沾污。然而，处理和传送系统有可能引入杂质，所以在靠近使用现场安置过滤器。一个优秀的过滤器应该不对所需的流量产生显著的压力衰减，不引入二次沾污并与化学品相容。过滤效率是指停留在过滤器中特定尺寸以上的颗粒的百分比。对于ULSI工艺中使用的液体过滤器，对于0.2微米以上颗粒的典型效率为99.9999999%。 六( 生产设备 用来制造半导体硅片的生产设备是硅片工厂中最大的颗粒来源。在硅片制造过程中，硅片从片架重复地转入设备中，经过多台装置的操作，卸下返回到片架中，又被送交下一工作台。为了制造一个硅片，这一序列重复达450次或更多的次数，把硅片曝露在不同设备的许许多多机械和化学加工过程中。这就需要特殊的设计考虑以避免沾污。有用输送带系统和升降机来传送硅片、用封闭洁净的片架装硅片、建立一个微环境来加工硅片等等。 4.3 硅片湿法清洗 硅片表面在经受工艺之前必须是洁净的。一旦硅片表面被沾污,沾污物必须通过清洗而排除。硅片清洗的目标是去除所有表面沾污:颗粒、有机物、金属和自然氧化层。每一工步骤都是硅片上器件潜在的沾污源。对于整个ULSI制造工艺,单个硅片表面要湿法清洗大约上百次。 占统治地位的硅片表面清洗方法是湿化学法,工业标准湿法清洗工艺称为RCA清洗工艺。用在湿法清洗中的典型化学品以及它们去除的沾污列于表4.3。 从表中可以看到,颗粒和有机物通过SC-1去除,金属通过SC-2去除,而自然氧化层通过DHF去除。在湿法清洗时还可加入一些辅助方法以增强清洗效果,例如兆声清洗,喷雾清洗,刷洗器等等。 现在已经研究出几种可以取代RCA清洗的清洗技术,像等离子体干法清洗、使用螯合剂、臭氧、低温喷雾清洗等,但在工业生产上还未大量应用。 第五章 测量学和缺陷检查 (放在工艺结束后讲) 测量学是关于确定尺寸、数量和容积的测量的科学。测量学指的是在工艺流程中为了确定硅片的物理和电学特性的技术与过程。用于制造中的测量学使用测试设备和传感器来收集并分析关于硅片参数和缺陷的数据。对硅片性能的精确评估必须贯穿于制造工艺，以验证产品满足规范要求。要达到这一点，在硅片制造的每一工艺步骤都有严格的质量测量，为使芯片通过电学测试并满足使用中的可靠性规范，质量测量定义了每一步需要的要求。 5.1 集成电路测量学 集成电路测量学是测量制造工艺的性能以确保达到质量规范标准的一种必要的方法。为了完成这种测量，需要样片、测量设备和分析数据的方法。 数据是在监控片(又称样片)上收集，为表征工艺的特性，样片包含在工艺流程中。而使用实际生产硅片模拟更接近在工艺流程中发生的情况，可以提供更好的信息。 用于性能测量的测量设备有不同的类型，分为与工艺分离的独立测试设备和与工艺设备集成在一起的测量设备。 独立的测试设备进行测量学测试时，不依附于工艺，但通常对硅片有破坏性或沾污。集成的测量仪器具有传感器，这些传感器允许测试工具作为工艺的一部分起作用并发送实时数据。 成品率是一个硅片工厂生产高质量管芯能力的重要标志。为了查出不同缺陷怎样影响硅片的成品率，缺陷分析应该能区分出随机因素和非随机因素，并能与 电学和其他测试数据相联系。在很大程度上，缺陷分析需要软件系统支持。大的软件测试程序与主要的测试工具相联，并能建立取样，分析缺陷数据以及探测其趋势。 5.2 质量测量 在整个硅片生产工艺中有许多质量测量。为使产品在工艺的每一步都符合精确的要求，半导体质量测量定义了硅片制造的规范要求，以确保满足器件的性能和可靠性。表5.1展示了每一步工艺后主要的质量测量。 一( 膜厚 由于硅片工艺是成膜工艺，在整个制造工艺中硅片表面有多种类型不同的膜。这些不同类型的膜有金属、绝缘体、光刻胶和多晶硅。它们或是不透明薄膜或是透明薄膜。膜的关键质量参数是它们的厚度，其他质量参数有表面粗糙度、反射率、密度以及针孔数量等。 不透明导电膜的厚度可用四探针法来测量。(图5.1) t (膜厚) = ρ(膜电阻率)/ R(方块电阻) (Ω/?) S 透明薄膜的厚度一般用椭偏仪来测量。(图5.2)。椭偏仪测试具有小的测试点、图形识别软件和高精度的硅片定位特色，这些使得直接在生产用的硅片上做 的许多透明膜的工艺控制成为可能。 另外利用反射光谱学、X射线荧光技术、光声技术也可测量薄膜厚度。 二( 膜应力 在通常的制造工艺中，薄膜上可能引入强的局部应力。这些应力会造成衬底形变，并产生可靠性问题。用薄层应力测量工具可以测量这种形变。在薄膜淀积前后，利用扫描激光束技术或分束激光技术测量硅片半径，绘制硅片应力的剖面图(见图5.3)。通过分析由于薄膜淀积造成的衬底曲率半径变化来进行应力测量，并应用于包括金属、介质和聚合物在内的标准薄膜。 三( 折射率 折射是透明物质的特性，它表明光通过透明物质的弯曲程度。折射率的改变表明薄层中有沾污，并造成厚度测量不正确。对于纯的二氧化硅折射率是1.46。对于薄层的折射率可以通过干涉和椭圆偏振技术来测量，与用于确定薄膜厚度的椭偏仪相同。 四( 掺杂浓度 在硅的一些区域(如pn结、外延层、掺杂多晶硅)中杂质原子的分布情况 10直接影响到半导体器件的性能。现在的工艺使用杂质浓度界于10个原子每平方 18厘米到大约10个原子每平方厘米之间。有几种技术用于测量硅中杂质浓度的剂量。常用的在线方法是四探针法(用于高掺杂浓度)、热波系统(用于低掺杂浓度)，在生产线外的测量方面，有二次离子质谱仪、扩展电阻探针、电容—电压特性测试等几种方法。 五( 无图形的表面缺陷 无图形的硅片是裸硅片或有一些空白薄膜的硅片。后者用做测试片，在工艺进行时使用以提供工艺条件的特征信息。用于工艺监控的无图形硅片上典型的缺陷包括颗粒、划伤、裂纹和其他材料缺陷。对硅片表面的缺陷检测分为两种类型:暗场和亮场的光学探测。亮场探测是用显微镜传统光源，它直接用反射的可见光 测量硅片表面的缺陷。暗场探测检查位于硅片表面的缺陷散射出的光，对检查微小缺陷非常有用。这两种系统通常根据收到来自硅片表面的光信号，通过一些信号或图像处理来确定缺陷的位置。可以给出硅片上颗粒分布图，显示出颗粒的位置和颗粒直径的分布。目前能检查到的颗粒缺陷尺寸大约在0.1µm。 六( 有图形的表面缺陷 工艺过程中对有图形硅片的监控越来越普遍。在生产硅片上最主要的缺陷是颗粒、划伤和图形缺陷。随着器件几何尺寸的减小以及工艺复杂程度的提高，图形缺陷发生得越来越频繁。 使用光散射技术在有图形的硅片上进行缺陷检测与无图形的硅片类似。然而，测量设备必须能够区分出是颗粒散射光还是图形边缘散射光。 七( 关键尺寸(CD) 关键尺寸测量的一个重要原因是要达到对产品所有线宽的准确控制。在CMOS技术中，晶体管的栅结构非常关键。栅宽决定了沟道的长度，而沟道的长度影响了速度。关键尺寸的变化通常显示半导体制造工艺中一些关键部分的不稳定。由于关键尺寸越来越小，能获得这种测量水平的仪器是扫描电子显微镜(SEM)。 八( 台阶覆盖 硅片制造中形成表面形貌，因此取得好的台阶覆盖能力是材料的必要特征。良好的台阶覆盖要求有厚度均匀的材料覆盖于台阶的全部区域，包括侧墙和拐角。图5.4。 一种高分辨带触针的非破坏性形貌仪常用来测量台阶覆盖和硅片表面的其他特征。这种自动化表面测量仪器使用一根触针加以低至0.05mg的力接触硅片表面，轻轻地绘出硅膜形貌图而不损伤硅片表面。 九( 套准精度 套准精度使用在光刻工艺之后，测量光刻机和光刻胶图形与硅片前面刻蚀图形的套刻的能力。随着特征尺寸的缩小，套刻标记的容差减小，掩膜版上的图形的标记与硅片上的对准成为挑战。化学机械平坦化(CMP)的使用在硅片上产生了对比度很小的图像，这些图像难以分辨。这种情况使得硅片与掩膜版的对准更加复杂。测量套准精度的主要方法是相干探测显微镜(CPM)。 十( 电容—电压(C-V)测试 MOS器件的可靠性高度依赖于栅结构高质量的氧化薄层。栅氧化层区域的沾污可能导致正常的阈值电压的漂移，导致器件失效。可动离子沾污(MIC)和其他不希望的电荷状况可以在氧化工艺步骤后用电容-电压测试进行检测。通常做C-V特性以检测氧化步骤后的离子污染。另外，C-V特性测试提供了栅氧化层完整性的信息(GOI)，包括介质厚度、介电常数(k)、电极之间硅的电阻率(表征多数载流子的浓度)以及平带电压(在氧化层结构中没有电势差的电压)。 C-V分析法被用于监控硅片，以确保清洁的工艺去除离子沾污。无论在测试片上还是具有专用测试结构的生产硅片上，都可以进行这种分析。这种分析不能告诉你沾污来自哪里，例如硅片表面、清洗步骤、设备维护或高温工艺。 十一( 接触角度 接触角度仪用于测量液体与硅片表面的粘附性，并计算表面能或粘附性力。这种测量表征了硅片表面的参数，比如疏水性、清洁度、光洁度和粘附性(见图5.5)。在液滴与支撑表面之间形成的接触(正切)角度与固/液或液/液界面的相互作用力相关，并能用于硅片测试规范或做硅片质量特性。 5.3 分析设备 本节简单介绍一些用于支持硅片生产的主要分析设备。这些分析仪提供高度精确的硅片测量，它们通常位于线外的实验室，以解决生产问题。 ? 扫描电子显微镜(SEM):SEM是通过产生高度聚焦电子束扫描目标，同时用探测器测量最终散射电子。它是非破坏和非接触测量仪器。SEM能放大10万到30万倍，明显高于光学显微镜。SEM的图像分辨率(可检测的最小特征)是40Å到50Å的数量级。用SEM观测硅片的横截面部分能提供缺陷的信息。 ? 二次离子质谱仪(SIMS): SIMS是在磁场中用加速离子侵蚀硅片表面以分析材料表面组成的一种方法。这些离子轰击硅片表面并撞出或溅射其他离子(称二次离子)，二次离子包含硅片材料和掺杂的杂质。在真空腔中，用质谱仪将它们收集并分析，鉴别出掺杂类型及其在硅中杂质的浓度。SIMS基本上是 -10-12破坏性的测试技术，并需要超高真空的环境(大约10到10托)。 ? 原子力显微镜(AFM): AFM是一个表面形貌仪，它用一个较小的平衡探针头扫描硅片表面产生三维的表面图形，探针和表面分开的距离非常小(在2Å的数量级)以致原子力影响表面和针尖之间的探针。 ? 俄歇电子能谱仪(AES):AES测量入射电子束照射样品时由样品表面发射的俄歇电子的能量。它被用于样品元素的识别。由于俄歇电子易于被样品吸收，只有那些在表面外部单层的俄歇电子逃逸并在AES中被检测。这使得俄歇技术特别适合于分析通常是约2nm厚的材料的表面。金属氧化物、硅化物和硅片表面可很容易被AES探测到。 ? X射线光电能谱仪(XPS): XPS主要用来识别样品表面的化学成分(与AES相同)分析大约2nm样品厚度。除了H和He以外所有的元素都可探测。 在XPS中，X射线的光子直接照射到硅片表面，与被称为XPS电子的特定核级电子相互作用。如果X射线的能量超出XPS电子的束缚能，那么电子就从样品中发射，从而被探测仪测到并分析。 ? 透射电子显微镜(TEM): TEM与SEM的工作原理类似，其主要差别是电子束穿过超薄的样片(10到100nm数量级)。根据电子波长、加速电压和样品厚度的因素，形成图像并放大到具有大约2Å分辨率的屏幕上。TEM是唯一能定量测量硅片上一些非常小特征尺寸的测量工具，但是样品的准备比较困难。 ? 能量弥散谱仪(EDX)和波长弥散谱仪(WDX): 由SEM入射电子束产生的有用信号是由样品材料发射具有原始电子能量特性的X射线。这些X射线携带与样品中出现的原子种类相关的信息，X射线能鉴别在半导体制造中产生的不同薄膜、颗粒和缺陷。EDX可测X射线的能量。WDX可测X射线的波长。 ? 聚焦离子束(FIB): FIB铣能在硅片上任何区域刻出10到100nm厚的横截面，可精确控制形状和深度。它能割开金属、多晶硅和氮化物的层，并不会造成附近结构很小的损伤。所以用它来制备分析样品。 第六章 工艺腔内的气体控制 6.1 真空 硅片处理工艺通常是在工艺腔里发生化学反应。所谓工艺腔是指一个受控的真空环境，使得化学反应能够在受控条件下进行。因此工艺腔也被称为反应室。工艺腔有众多功能:1)控制气态化学品的流入，并在尽量靠近硅片的地方发生反应;2)在真空环境中保持预定的压强;3)去处不需要的水汽、空气和附加反应;4)创建一个能够使化学反应发生的环境;5)控制硅片的加热和冷却。 硅片制造中的许多化学反应都是在真空条件下进行的。采用真空的益处参见表6.1。 一. 真空范围 00-3真空可分为低级真空(759~10托)、中级真空(10~10托)、高级真空 -3-6-6-9(10~10托)以及超高级真空(10~10托)。低级真空有两个重要的特征:气流主要是由分子间碰撞产生的;压强高得足以用机械型压力测量仪测量。低级真空通常用于包含以下条件的制造工艺:依靠气相化学反应、分子间的动能传输以及气体与界面间的快速相互作用。中级真空是低级和高级真空之间的过渡阶段。高级真空的定义是气体分子之间很少有碰撞。这种条件导致非常洁净的硅片表面。超高级真空是高级真空的延伸，通过对真空腔的设计和材料的严格控制尽量减少不需要的气体成分。 二. 平均自由程 一个运动的气体分子在撞上另一个分子之前运动的平均距离叫做平均自由程。当真空里的压强降低时，气体分子间的空间加大了，这成为气体流过系统及在工艺腔内产生等离子体的重要因素。空气在不同压强范围和标准温度下的平均自由程参见表6.2。 三. 真空泵 在半导体制造业中有很多种不同的真空泵。分为初级和高级真空泵。初级泵有几种用途:在腔内创造近似中级真空;清空多腔集成设备中接收硅片的区域;为高级真空泵抽气。常见的初级泵有干性机械泵和增压/调压泵。高级真空泵用来获得高级和超高级真空。常见的高级泵有加速分子泵和冷凝泵。 6.2 工艺腔内的气流 进入工艺腔的气流对于实现预期的化学反应非常关键。对工艺腔控制气流最基本的要求有:1)具备控制各种通用和特种气体的能力，包括很多腐蚀性或有 )对进入工艺腔的气流的控制要精确且可重复;3)在工艺进行过程毒的气体;2 中应当可以控制混合气体的比例;4)腔体中的材料既不能受工艺气体的影响，也不能在气流中产生沾污。 一. 质量流量计(MFC) 化学反应中包含了以分子数目作为重要控制参数的物理过程。根据理想气体定律可知给定容积内气体分子的数目与压力和温度成正比。因此，仅通过容积控制进入腔体的气流无法做到每次都得到相同数目的分子，这是不利于控制化学反应的。 为了解决这个问题，进入腔体的气流通过质量流量计来控制，如图6.1所示。 MFC利用气体的热传输特性，直接测量进入腔体的质量流量比率。它使用 一个温度传感器来探测气体质量流量中的变化。集成设备中通常包含许多MFC来控制各种不同的气体进入工艺腔。在使用MFC之前先用一个压力调节器来确保传给MFC的气体具备指定不变的压力。 二. 残气分析器(RGA) RGA是工艺腔设备的重要部分，用来检验残留在已清空系统中的气体分子的类型。基于此理，它可以用来探测泄漏、分析工艺腔内的沾污以及作为故障查询工具来解决腔内本底真空的问题。它最常见的用途是检漏和工艺中的故障查询。RGA的原理就是隔离、鉴别和测量腔中所有的气体分子。RGA可以测量真空系统中每种气体成分的局部压力分布，以及所有气体分子的总压力。将RGA作为在线实时工艺监控，从而更快速地进行工艺问题诊断，以确保工艺正常进行。 6.3 等离子体 等离子体是一种中性、高能量、离子化的气体，包含中性原子或分子、带电离子和自由电子。当从中性原子中去除一个价电子时，形成正离子和自由电子。在一个有限的工艺腔内，利用强直流或交流电磁场或是用某些电子源轰击气体原子都会导致气体原子的离子化。等离子体可以提供发生在硅片表面的气体反应所需的大部分能量，因此被广泛应用于硅片制造的各个步骤。等离子体的另一个应用是通过等离子刻蚀选择性地去除金属、多晶硅、氮化硅和其他薄膜。在工艺腔内存在等离子体的最常见的迹象是被称为辉光放电的特有的可视光。在辉光放电中，高能电子与中性原子或离子相撞并激发它们。这些受激发的原子或离子存在时间很短，大约十亿分之一秒。当一个受激发的原子或离子返回其最低的能级时，能量以放射光子(或声子)的形式将能量释放。这种释放导致了辉光放电中独有的发光，不同气体对应不同颜色。维持辉光放电的典型因素包括射频(RF)能量和频率、压力、混合气体和发光率、真空泵泵速以及表面温度。 6.4 工艺腔的沾污 在带有真空的工艺腔内，痕量水是最显著的沾污源。由于水在化学反应和真空中会被分解成离子或H、O等气体分子，所以它成为真空系统的一个问题22 所在，它顽强地粘在表面上，清除起来很缓慢而且是反应器中的毒素。在抽真空的过程中由于水颗粒的形成，产生了颗粒沾污。 为了尽量降低工艺腔内吸附的水产生的沾污，需要减少已清洗为目的的开启或拆开的工艺反应室。通过在线清洁技术(在工艺进行过程中清洗)可以实现这一点。尽管如此，工艺设备仍然需要迫使设备停机和修理的维护。提出如下建议可以在维修中减少沾污:1)保持放置设备的净化间环境中适合的温度和湿度;2)在处理硅片时控制设备的泵和排风循环系统，尽量减少紊乱，阻止颗粒的产生;3)避免使用研磨性的清洁材料;4)使用原装的备用部件和材料以避免产生敏感的设备沾污和裂缝;5)使用产生颗粒少的气体控制部件。 第七章 集成电路制造工艺概况 7.1 器件技术 用于芯片的电子器件是在衬底上构建的。通用的芯片器件包括电阻、电容、熔丝、二极管和晶体管。他们在衬底上的集成是集成电路硅片制造技术的基础。由电子器件组成的电路可以分成两种基本类型:数字电路和模拟电路。模拟电路 是指其电参数在一定电压、电流、功耗值范围内变化的一种电路。数字电路在高电平和低点平下工作。电阻、电容被称为无源元件，即无论这些元件怎样和电源相连，它们都能传输电流。二极管和晶体管被称为有源元件，也即它们可用于控制电流方向，能放大小的信号。 一(集成电路电阻结构 集成电路电阻可以通过金属膜、掺杂的多晶硅、或者通过杂质扩散到衬底的特定区域中产生(见图7.1)。这些电阻是微结构，因此他们只占用衬底很小的区域。电阻和芯片的连接是通过与导电金属形成接触实现的。但是在芯片结构中会产生寄生电阻(见图7.2)，这是因为器件的尺寸、形状、材料类型、掺杂种类以及掺杂数量而存在的。寄生电阻并不是我们需要的，因为它会降低集成电路器件的性能。 二(集成电路电容器结构 芯片制造中介质材料通常是二氧化硅(也称氧化层)。平面型电容器可由金属薄层、掺杂的多晶硅、或者衬底的扩散区形成。图7.3是电容器的几种结构。在器件结构中也会产生寄生电容(图7.4)。这些寄生电容将影响电路的速度，引起电路的不稳定性，产生寄生振荡，甚至产生交流信号短路。 三. pn结二极管 pn结二极管总是由n型半导体和邻近的p型半导体相连形成的。pn结可以有意地设计为一块集成电路的某一功能部件，也可以在其他集成电路中作为非功能二极管存在。pn结二极管由单晶半导体材料构成，如图7.5所示，衬底上的一块区域是施主杂质的重掺杂，以形成n型硅区。相反，受主杂质掺杂用于形成p型硅区。 四. 肖特基二极管 肖特基二极管是由金属与轻掺杂的n型半导体材料接触形成的。这种形式器件的工作原理与普通的pn结二极管相似。硅肖特基二极管的正向结压降(0.3~0.5V)几乎是硅pn结二极管(0.6~0.8V)的一半。肖特基二极管的最大优势是其电导完全取决于电子，这使其从开到关的时间更快。图7.6指出了示意符和肖特基二极管的剖面结构。 五. 晶体管 晶体管有三个电极和两个pn结。整个晶体管从一个单一的半导体衬底开始构成，有pnp、npn两种晶体管。图7.7是npn晶体管的剖面图。 六. 双极集成电路技术 二极管、晶体管连同支撑元件电阻、电容、绝缘体和导体，用于一种称为双极技术的集成电路开发。双极器件以其高速、耐久性以及功率控制能力一直备受关注。然而，它的最大缺陷是功耗高。 七.CMOS集成电路技术 当电路中或者说电子设备中能源消耗问题越来越突出时，场效应晶体管(FET)问世了。与双极晶体管的电流放大不同，场效应晶体管是一种电压放大器件。场效应晶体管的最大优势是它的低电压和低功耗。场效应晶体管分为结型场效应晶体管(JFET)和金属-氧化物型场效应晶体管(MOSFET)。在硅集成电路中主要是MOSFET。MOSFET结构上有两类:nMOS ( n沟道) 和pMOS(p沟道)。图7.8表示了这两种MOSFET的示意图。 将pMOS和nMOS做在同一集成电路上就形成了互补型金属氧化物半导体 技术，也就是CMOS技术。最基本的CMOS反相器电路图、顶视图、剖面图分 别示于图7.9、图7.10、图7.11。 八.BiCMOS技术 BiCMOS技术就是将CMOS和双极技术的优良性能集中在同一块集成电路器件中。BiCMOS综合了CMOS结构的低功耗、高集成度和双极器件结构的高电流驱动能力。图7.12给出了BiCMOS反相器的电路。双极晶体管(Q3,Q4)提供了比CMOS反相器(Q1,Q2)更高的电流驱动能力。 九.CMOS器件的闩锁效应 与不想要的寄生电阻和电容存在于半导体器件中一样，有时CMOS器件中的pn结能产生寄生晶体管，它能在CMOS集成电路中产生闩锁效应以致引起晶体管无意识的开启。图7.13说明了CMOS反相器中的寄生晶体管。互补晶体管是在CMOS结构中MOSFET正常制作的结果。给定某一工作条件可能开启寄生晶体管，并且产生一个低电阻电流路径流过CMOS结构。晶体管被锁定，因而阻止了CMOS器件中对MOSFET的控制。 7.2CMOS工艺流程 集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。这些操作可以分为四大基本类:薄膜制作、刻印、刻蚀和掺杂。图7.14展示了工艺的复杂性，即使制造单个MOS管也不例外。由于CMOS技术在工艺家族中最有代表性，我们就以它为例介绍硅片制造流程。在学习本章的过程中必须时刻牢记，在制造过程当中要进行一系列有着特定目的的操作。注意每一步操作的目的、所采用设备及材料的种类以及随后的质量测量手段，这些决定了每一步工艺的集成。 集成电路是在硅片制造厂中制造完成的。如图7.15所示的硅片制造厂可以分成6个独立的生产区:扩散(包括氧化、膜淀积和掺杂工艺)、光刻、刻蚀、薄膜、离子注入和抛光。这6个主要的生产区和相关步骤以及测量工具都在硅片厂的超净间中。测试/拣选区不与上述6个区在同一超净环境当中。 一(扩散 扩散区是进行高温工艺及薄膜淀积的区域。扩散区的主要设备是高温扩散炉和湿法清洗设备。高温扩散炉(见图7.16)可以在近1200?的高温下工作，并能完成多种工艺流程，包括氧化、扩散、淀积、退火以及合金。这些工艺将在后续章节中具体描述。湿法清洗设备是扩散区中的辅助工具。硅片在放入高温炉之前必须进行彻底的清洗，以去除硅片表面的沾污以及自然氧化层。 二(光刻 使用黄色荧光管照明使得光刻区与芯片厂中的其他各个区明显不同。光刻的目的是将电路图形转移到覆盖于硅片表面的光刻胶上。光刻胶是一种光敏的化学物质，它通过深紫外线曝光来印制掩膜版的图像。光刻胶只对特定波长的光线敏感，例如深紫外线和白光，而对黄光不敏感。光刻区中的涂胶/显影设备是用来完成光刻的一系列工具的组合。这一工具首先对硅片进行预处理、涂胶、甩胶、烘干，然后用机械臂将涂胶的硅片送入对准及曝光设备。步进光刻机用来将硅片与管芯图形阵列对准。这一阵列由镀铬石英版刻蚀而成。在恰当的对准和聚焦后，步进光刻机先曝光硅片上的以小片面积，随后步进到硅片的下一块区域并重复上述过程，直到硅片表面全部曝光了管芯图形为止。完成后，硅片回到涂胶/显影设备对光刻胶进行显影，随后清洗硅片并再次烘干。 从图7.15中看到，光刻区位于硅片长的中心。之所以这样是基于如下事实:硅片从所有其它区流入光刻区。由于在光刻过程中缺陷和颗粒可能植入光刻胶层，沾污的控制显得格外重要。光刻掩膜版上的缺陷以及步进光刻机上的颗粒能够复印到所有用这些设备处理的硅片上。 为了减少沾污，敞口盛放的化学试剂在光刻区中是禁止使用的。因此，清洗装置以及光刻胶剥离机通常安排在硅片厂的其他区域，而不是光刻区。经过光刻处理的硅片只流入两个区:刻蚀区和离子注入区(参见图7.15)。因此只有三个区会处理涂胶的硅片。 三(刻蚀 刻蚀工艺是在硅片上没有光刻胶保护的地方留下永久的图形。刻蚀区最常见的工具是等离子体刻蚀机、等离子体去胶机和湿法清洗设备。目前，虽然仍采用一些湿法刻蚀工艺，但大多数步骤采用的是干法等离子体刻蚀(见图7.17)。等离子体刻蚀机是一种采用射频(RF)能量在真空腔中离化气体分子的一种工具。等离子体与硅片顶层的物质发生化学反应。刻蚀结束后利用另一种称为去胶机的等离子体装置，用离化的氧气将硅片表面的光刻胶去掉。紧接着用一种化学溶剂 彻底清洗硅片。 四.离子注入 离子注入机是亚微米工艺中最常见的掺杂工具。气体带着要掺的杂质，例如砷(As)、磷(P)、硼(B)在注入机中离化(见图7.18)。采用高电压和磁场来控制并加速离子。高能杂质离子穿透了涂胶硅片的表面。离子注入完成后，要进行去胶和彻底清洗硅片。 五.薄膜生长 薄膜区主要负责生产各个步骤当中的介质层与金属层的淀积。薄膜生长中所采用的温度低于扩散区中设备的工作温度。薄膜生长区中有很多不同的设备。所有薄膜淀积设备都在中低真空环境下工作(见图7.19)，包括化学气相淀积(CVD)和金属溅射工具(物理气相淀积，PVD)。该区中用到的其他设备可能会有SOG(spin-on-glass)系统、快速退火装置(RTP)系统和湿法清洗设备。SOG用来填充硅片上的低凹区域以实现硅片表面的平坦化。快速退火装置用于修复离 子注入引入的衬底损伤，也用于金属的合金化步骤。 六.抛光 化学机械平坦化(CMP)工艺的目的是使硅片表面平坦化，这是通过将硅片表面突出的部分减薄到下凹部分的高度实现的。硅片表面凹凸不平给后续加工带来了困难，而CMP使这种硅片表面的不平整度降到最小。抛光机是CMP区的主要设备，这一步工艺也可以叫抛光。CMP用化学腐蚀与机械研磨相结合，以除去硅片顶部希望的厚度。抛光后需彻底清洗硅片。 7.3CMOS制作步骤 我们讨论一个硅片在典型CMOS流程当中的主要制作步骤。虽然流程中有些步骤可以一次处理一批硅片，下面只描述单片的制作步骤。为了进一步简化描述，下面只介绍一个CMOS反相器，有两个晶体管构成——一个nMOS和一个pMOS，它仅占微小的面积。 CMOS制作步骤如下所示: 1. 双阱工艺; 2. 浅槽隔离工艺; 3. 多晶硅栅结构工艺; 4. 轻掺杂漏(LDD)注入工艺; 5. 侧墙的形成; 6. 源/漏(S/D)注入工艺; 7. 接触孔的形成; 8. 局部互连工艺; 9. 通孔1和金属塞1的形成; 10. 金属1互连的形成; 11. 通孔2和金属塞2的形成; 12. 金属2互连的形成; 13. 制作金属3直到制作压点及合金; 14. 参数测试。 一(双阱工艺 在一般的CMOS流程中，第一步往往是定义MOSFET的有源区。现在的 亚0.25µm的工艺通常是采用双阱工艺(也称双管)来定义nMOS和pMOS晶体管的有源区。双阱包括一个n阱和一个p阱，每个阱都至少包括三到五步主要步骤来完成制作。通常采用倒掺杂技术来优化晶体管的电学特性。这一技术采用高能量、大剂量的注入，深入外延层大概一微米左右。随后的阱注入在相同区域进行，只是注入能量、结深以及掺杂剂量都有大幅度的减小。阱注入决定了晶体管的阈值工作电压同时避免CMOS电路常见的一些问题，如闩锁效应和其他一些可靠性方面的问题。 形成n阱的5个主要步骤在下表以及图7.20中描述。 1(n阱的形成 2(p阱的形成 形成p阱的3个主要步骤在下表以及图7.21中描述。 二(浅槽隔离工艺 浅槽隔离(STI)是在衬底上制作的晶体管有源区之间隔离区的一种可选工艺。这一方法在制作亚0.25µm器件时尤其有效。先前的隔离工艺是硅的局部氧化工艺(LOCOS)，这一工艺于20世纪70年代早期研发成功，直到上世纪90年代末还在使用。尽管更为复杂，浅槽隔离在ULSI芯片制造中仍得到了广泛的应用。下面将浅槽隔离分为三个主要步骤来介绍: 1(STI槽刻蚀 STI槽刻蚀的4个主要步骤在下表及图7.22种描述。 2(STI氧化物填充 STI氧化物填充的基本步骤在下表及图7.23种描述。 3(STI氧化层抛光–氧化物去除 STI氧化层抛光–氧化物去除的基本步骤在图7.24及下表中描述。 三(多晶硅栅结构工艺 晶体管中栅结构的制作是流程当中最关键的一步，因为它包括了最薄的栅氧化层的热生长以及多晶硅栅的刻印和刻蚀，而后者是整个集成电路工艺中物理尺度最小的结构(见图7.25)。多晶硅栅的宽度通常是整个硅片上最关键的CD线宽。 多晶硅栅结构制作的基本步骤 四(轻掺杂漏注入工艺 随着栅的宽度不断减小，栅结构(源漏间的硅区域)下的沟道长度也不断减小。晶体管中沟道长度的减少增加了源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。可以用一些技术手段来减少这些沟道漏电流的发生。接下来的一系列离子注入步骤开始定义晶体管的源漏区。每个晶体管都要经过两次注入——一次是称为轻掺杂漏(LDD)注入的浅注入，随后是中等或高剂量的源/漏注入。浅结有助于减少源漏间的沟道漏电流效应。见图7.26和图7.27。 --1(n轻掺杂漏的制作 制作n轻掺杂漏的主要步骤在下表中描述。 --2(p轻掺杂漏的制作 制作p轻掺杂漏的主要步骤在下表中描述。 五(侧墙的形成 侧墙用来环绕多晶硅栅，防止更大剂量的源漏注入过于接近沟道以至可能发生源漏穿通。侧墙的形成有两步主要的工艺(见图7.28)。首先，在整个硅片表面淀积一层二氧化硅，随后利用干法刻蚀工艺反刻掉这层二氧化硅。由于所用的各向异性刻蚀工具使用离子溅射掉了绝大部分二氧化硅，故反刻不需要掩膜。当多晶硅露出来之后停止反刻。但并不是所有的二氧化硅都除去了，多晶硅栅的侧墙上保留了一部分二氧化硅。 侧墙的制作 六(源/漏注入工艺 为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结深，但是比最初的双阱掺杂的结深浅(见图7.29、7.30)。上一步形成的侧墙能够保护沟道，在注入过程中阻止掺杂原子的进入。 +1.n源/漏注入 +2.p源/漏注入 七(接触(孔)的形成 接触形成工艺的目的是在所有硅的有源区形成金属接触。这层金属接触可以使硅和随后淀积的导电材料更加紧密的结合起来(见图7.31)钛是做金属接触的理想材料，也是可行的选择。钛的电阻很低，同时能够与硅发生充分反应。当温度大于700?时，钛和硅发生反应生成钛的硅化物(TiSi)。钛和二氧化硅不发2 生反应，因此这两种物质不会发生化学的键合或者物理聚集。因此钛能够轻易的从二氧化硅表面除去，而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留了下来(例如:源、漏和栅)。 钛金属接触的制作 八(局部互连工艺 集成电路工艺流程的下一步是在晶体管以及其他钛硅化物接触之间布金属连接线。在下面的工艺流程中用到的方法称为局部互连(LI)。形成局部互连的步骤与形成浅槽隔离的步骤一样复杂。工艺首先要求淀积一层介质薄膜，接下来是化学机械抛光、刻印、刻蚀和钨金属淀积，最后以金属层抛光结束(见图7.32 和图7.33)。这种工艺称为大马士革，名字取自几千年前叙利亚大马士革的一位艺术家发明的一种技术。这步工艺的最后结果是在硅片表面得到了一种类似精制的镶嵌首饰或艺术品的图案。图7.34描绘了这些金属线是如何嵌入氧化物侧壁之间的。 1(LI氧化硅介质的形成 2.LI金属的制作 九(通孔1和钨塞1的形成 层间介质(ILD)充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔，这些层间介质上的细小开口为相邻的金属层之间提供了电学通道。通孔中有导电金属(通常是钨，称为钨塞)填充，钨塞放置在适当的位置，以形成金属层间的电学通路(见图7.35和图7.36)。 1(通孔1的制作 2(钨塞1的制作 十(第一层金属(金属1)互连的形成 以下一系列操作包括在硅表面淀积三层金属薄膜，称为三明治结构，随后是遮蔽和刻蚀步骤(见图7.37)。多层的三明治金属结构由多种不同的难熔金属构成，包括钛、铝铜合金和氮化钛。完成上述操作以后，就完成了构成器件的五层金属叠加结构中的第一层。金属层的数目随着管芯复杂程度的不同有所变化，目前最先进的管芯有八层金属叠加结构。 1(金属1互连的制作 十一. 通孔2和钨塞2的形成 接下来四步操作的结果是形成了第二层层间介质(ILD-2)和其上的通孔(见图7.38和图7.39)。除了要填充第一层金属上刻蚀出的或大或小的间隙，第二层层间介质的制作与第一层层间介质(ILD-1)的制作非常相似。间隙的填充使用介电材料，这些材料能够进入细小的空间从而避免了能够影响电学性能的空洞和其他缺陷的形成。有两种常见的方法填充间隙:旋涂玻璃(SOG)反刻和高浓 度等离子体化学气相淀积(HDPCVD)。间隙填满以后，可利用等离子体优化的化学气相淀积系统完成剩余的ILD-2氧化物的淀积。ILD-2淀积完成后，氧化物被平坦化、刻印，然后刻蚀形成钨塞所需的通孔。 1(通孔2的制作 2(钨塞2的制作 十二. 第二层金属(金属2)互连的形成 金属2互连的制作 十三. 制作第三层金属(金属3)直到制作压点和合金 重复工艺制作第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物(ILD-5)(见图7.41)。由于所刻印的结构比先前工艺中形成的0.25µm尺寸要大很多，所以这一层介质不需要进行化学机械抛光。刻蚀ILD-5使得在第五层金属的淀积过程中，通孔能够被金属填充。第五层金属淀积的厚度比先前的金属三明治结构厚一些。刻蚀第五层金属，在必要的地方形成压焊点，在不需要的地方将金属除去。 工艺的最后一步包括再次生长二氧化硅层(第六层层间介质)以及随后生长顶层氮化硅。这一层氮化硅称为钝化层。它的目的是保护产品免受潮气、划伤以及沾污的影响。最后，在扩散炉中进行低温合金步骤。这一步加热过程有助于提高互连金属间的冶金接触，从而提高器件的电学性能和可靠性。在这一步合金操作中必须特别小心以免产品过加热，这可能引起永久性的结构缺陷。 十四. 参数测试 硅片要进行两次测试以确定产品的功能可靠性:第一次测试在首层金属刻蚀完成后进行，第二次是在完成芯片制造的最后一步工艺后进行。 金属刻蚀完成以后，利用电学测试设备的微型探针仪测试硅片上特定器件测试结构的特定电学参数。这种在线参数测量的程序称为硅片电学测试(中测)或WET。 对硅片的最后一步操作是芯片厂外进行的硅片测试/拣选。利用电学测试/拣选设备自动进行探查和测试。检测硅片上每一个管芯的电学功能。通过软件利用正交坐标系将失效的管芯标出，这就保证了在后续操作当中能够将好管芯和坏管芯分辨出来。这些数据用来计算管芯的成品率。此后，硅片能够被运往装配部门。 如果硅片通过了硅片拣选，硅片被送入背面减薄部门。在这里，用设备减薄硅片的背面。这一步工艺使得硅片更薄，使分割独立管芯的划片过程更容易。 第八章 氧化 8.1 氧化膜 在集成电路工艺中，氧化工艺是必不可少的一项工艺技术。自从早期人们发现硼、磷、砷、锑等杂质元素在二氧化硅中的扩散速度比在硅中的扩散速度慢得多，二氧化硅膜就被大量用在器件生产中作为选择扩散的掩蔽膜，导致了硅平面 工艺的出现。同时在硅表面生长的二氧化硅膜不但能与硅有很好的附著性，而且具有非常稳定的化学性质和电绝缘性。因此二氧化硅在集成电路中起着极其重要的作用。生长二氧化硅膜有多种方法，例如热生长法、化学气相淀积法、阴极溅射法、HF-HNO气相钝化法、真空蒸发法、外延淀积法、阳极氧化法等，本章3 主要讨论热生长法。 热生长氧化膜是无定形玻璃状结构。这种结构的基本单元是一个由Si—O原子组成的正四面体，如图8.1所示。硅原子位于正四面体的中心，氧原子位于四个角顶。 8.1.1 二氧化硅的性质 二氧化硅是一种十分理想的电绝缘材料。用高温氧化制备的二氧化硅的电阻 1667率可高达10Ω•cm以上，它的本征击穿电场强度约为10—10V/cm。不同方 3法制备的二氧化硅的密度在2.0~2.3 g/cm之间，折射率在1.43~1.47之间。热氧化二氧化硅的介电常数为3.2~3.9。 二氧化硅的化学性质非常稳定，它不溶水，室温下它只与氢氟酸发生化学反应，化学反应方程式为: SiO + 4HF ? SiF + 2HO 242 SiO + 2HF ? HSiF 222 式中六氟硅酸(HSiF)是可溶于水的络合物。 26 器件制程中的湿法腐蚀就是利用了二氧化硅这一化学性质，腐蚀速率与二氧化硅膜的本身有很大的关系 8.1.2 二氧化硅膜的作用 一( 作为MOS器件的绝缘栅介质:在集成电路的特征尺寸越来越小的情况下，做为MOS结构中的栅介质的厚度也越来小。此时SiO作为器件的一个重2 要组成部分，它的质量直接决定器件的多个电参数。图8.2是一个MOS主结构图。同样SiO也可作为电容的介质材料。 2 二( 作为选择性掺杂的掩蔽膜:SiO 的掩蔽作用是指SiO膜能阻挡杂质(例22 如硼、磷、砷等)向半导体中扩散的能力。利用这一性能，在硅片表面就可以进行有选择的扩散。同样对于离子注入，SiO也可作为注入离子的阻挡层。见图2 8.3。 三( 作为隔离层:集成电路中，管子与管子之间的隔离可以有 p-n结隔离和SiO介质隔离。SiO膜隔离比p-n结隔离的效果好，它采用一个厚的场区氧化22 层来完成。 四( 作为缓冲层:当氮化硅直接淀积在硅衬底上时，界面存在极大的应力与极高的界面态密度，因此多采用SiN/ SiO/Si结构。见图8.4。当进行场氧化时，342 SiO会有软化现象，可以清除SiN和衬底Si之间的应力。 234 五( 作为绝缘层:在芯片集成度越来越高的情况下，金属布线就需要多层。它们之间就需要以绝缘性能良好的介电材料加以隔离，SiO就能充当这种隔离2 材料。 六( 作为对器件和电路进行保护的钝化层:在集成电路芯片制作完成后，为了防止机械性的伤害，或接触含有水汽的环境太久造成器件失效，通常在IC表面淀积一层钝化层，用掺磷的SiO也常作这一用途。 2 8.2 热氧化生长 8.2.1热氧化生长机理 硅在含有氧气或水汽的环境里会与氧分子或水分子反应，生成SiO，在高温2的条件下反应会很快进行。反应方程式为 Si(固)+ O ? SiO (固) 22 Si(固)+ 2HO ? SiO (固) + 2 H? 222 硅的氧化过程是一个表面过程，即氧化剂是在硅片表面处与硅原子起反应，当表面已形成的SiO层阻止了氧化剂与硅的直接接触，氧化剂就必须以扩散方式通2 过SiO层，到达SiO—Si界面与Si原子反应，生成新的SiO层，使SiO膜不2222断增厚，同时SiO—Si界面向硅内部推进，如图8.5所示。 2 由于氧化膜是以消耗硅原子的方式生长的。根据SiO和Si的密度与分子量，2 可以算出每生长d厚度SiO，需消耗掉0.44d厚度的Si。 2 8.2.2硅的热氧化模型和生长动力学 如上所述，硅的热氧化过程，是氧化剂穿过氧化层向SiO—Si界面运动与2硅反应。图8.6是描述硅的热氧化过程的模型。 图中表示了氧化反应分三个步骤进行，下面分别进行叙说: (1) 氧化剂先从气相传输到气体—SiO界面，其通量F为 21 F = h(N—N) 式(8—1) 1GGGS 式中F为单位时间通过单位面积的原子数或分子数，h为气相质量转移系数，1G N为气体内部氧化剂的浓度;N为气体表面氧化剂的浓度。 GGS (2) 氧化剂扩散通过已生成的氧化层到达SiO—Si界面，其通量F为 22 F= —Do?dN / dtox 式(8—2) 2 在线性近似下，式(8—2)可写成 F=Do ( Nos-Ns ) / tox 式(8—3) 2 式中Do为氧化剂在二氧化硅中的扩散系数，Nos为氧化剂在氧化层表面内侧处的浓度，Ns为SiO—Si界面处的氧化剂浓度，tox为SiO膜的厚度。22 (3) 到达SiO—Si界面的氧化剂和硅反应生成新的SiO层，它的反应密度F223为 F= K•N 式(8—4) 3 S S 式中K为表面化学反应速率常数。 S 假定氧化过程近似为平衡过程，且令氧化气氛是理想气体，根据亨利定律和理想气体定律有N=HP;N=P/kT;N=P/kT。其中P为紧贴氧化层OSGSGGGSGSGS表面外侧的氧化剂的分压，P为气体内部的分压，H为亨利常数。若再用N*=HPGG表示氧化剂在氧化层中的平衡浓度，则式(8—1)可表示为 F=h(N*—N) 式(8—5) 1OS 式中h=h/HkT，是用固体中的浓度来表示的气相质量转移系数。 G 在稳定状态下，F = F = F = F，经整理得 123 N = N* /(1 + K / h + K?tox / D) 式(8—6) SSS0 N =(1+K?tox / D)?N* /(1+K / h + K?tox / D) 式(8—7) OSS0SS0设形成单位体积SiO所需要的氧分子数为n，则SiO膜的生长速率为 2 2 dtox = K?N* / n(1 + K / h + K?tox / D) 式(8—8) SSS0若toxi为初始氧化层厚度(t = 0时)，解方程式(8—8)可得: 2tox + A?tox = B(t +τ) 式(8—9) 2式中A = 2D(1 / K + 1 / h);B = 2D?N* / n;τ=(toxi + A?toxi)/ B。 0S0 对上述这些公式进行讨论，在氧化反应的初期，因为SiO层厚度较薄，式2 (8—9)可写成 tox =(B / A)(t +τ) 式(8—10) 式中可看到刚开始氧化反应时，SiO的厚度与反应时间成线性正比关系。此时2 氧化剂通过SiO的扩散能力很强，反应速率限制于表面的氧化反应。 2 对于长的氧化时间，式(8—9)可写成 2 tox = B?t 式(8—11) B定义为氧化的抛物线速度常数。此时氧化速率主要受氧化剂扩散的限制，氧化层厚度与氧化时间呈抛物线关系。 8.2.3影响氧化速率的因素 一(温度对氧化速率的影响 温度对氧化速率的影响可以从抛物线速度常数B和线性常数B/A对温度的关系来看，表8.1给出了不同氧化气氛和不同温度下的A、B、B/A值。 m / min) B/A(m / min) B (,,m) A(,形 式 温 度(?) -4 -2 1200 0.40 7.5?101.87?10 -4 -2 1100 0.90 4.5?100.50?10干氧氧化 -4 -2 1000 0.165 1.95?100.118?10 -4-2920 0.235 0.82?10 0.0347?10 -2 -1 1200 0.50 1.2?102.40?10 -2 -1 湿氧氧化 1100 0.11 0.85?100.773?10 -2 -1(95?水汽) 1000 0.226 0.48?100.211?10 -2-1920 0.50 0.34?10 0.068?10 -2 -1 1200 0.170 1.457?108.7?10 -2 -1 水汽氧化 1094 0.830 0.909?101.09?10 -2-1973 0.3550 0.520?10 0.148?10 表8.1 不同氧化气氛和不同温度下的A、B、B/A值 由表可见A随温度增加而减小，B、B/A随温度增加而增大，湿氧氧化比干氧氧化要快。 二(氧化气体压力对氧化速率的影响 从前面的讨论可知，F和B都正比于N*，而N*正比于P。因此当氧化气体压1G 力P变大，氧化速率会变大。图8.7给出了不同气压下二氧化硅层厚度与时间G 的关系。 三(晶向对氧化速率的影响 硅衬底的晶向对氧化速率有一定影响，这主要是因为SiO—Si界石反应速2率常数Ks取决于硅表面的密度和反应的活化能。图8.8可看出不同晶向的氧化速率。 四(氧化的初始阶段和模型的修正 从实验数据中可以发现氧化的初始阶段(20—30nm)有一个快速的偏离线性曲线的氧化过程。这意味着有与正常氧化不同的氧化机理。氧化模型是建立在中性氧化剂分子穿过氧化膜与硅反应，而在氧化初始阶段，实际上氧在SiO中2的扩散是以离子形式进行的。 — + O= O+ 空穴2 2 氧离子和空穴同时扩散向SiO—Si界面移动，由于空穴扩散快，就在SiO层中22—产生一内建电场，此电场又加速了O的扩散。如此就解释了实际与模型曲线的2 差异。不过这种加速作用只存在于SiO表面一个很薄的范围内。 2 8.3 高温炉设备 热氧化的设备主要有水平式和直立式二种，六吋硅片以下都用水平式炉管，八吋以上都采用直立式炉管。炉管和装载硅片的舟都用石英材料制成。在氧化过程中，要防止杂质沾污和金属污染，为了减少人为的因素，现代IC制程中氧化过程都进行自动化控制。图8.9是典型的水平式炉管氧化系统。 对氧化的均匀性至关重要的是氧化区域的温度分布，用五段加热器来控温即是为了达到最佳的温度分布曲线，通常温度误差控制在?0.5?。 直立式比水平式有一个很大的优点，就是气体的向上热流性，使得氧化的均匀性比水平式的要好，同时它体积小，占地面积小，可以节省洁净室的空间。图8.10是直立式氧化设备系统。 在硅片进出氧化区域的过程中，要注意硅片上温度变化不能太大，否则硅片 会产生扭曲，引起很大的内应力。一个氧化过程的主要步骤如图8.11。 步骤1:硅片送至炉管口，通入N及少量O ; 22 步骤2:硅片被推至恒温区，升温速率5?~30?/min ; 步骤3:通入大量O，氧化反应开始 ; 2 步骤4:做干氧加入一定比例的含氯气体，做湿氧通入H ; 2步骤5:通O，以消耗残留的含氯气体或H ; 22 步骤6:改通N，做退火 ; 2 步骤7:硅片开始拉至炉口，降温速率2?~10?/min ; 步骤8:硅片拉出炉管。 8.4 氧化工艺 制备SiO的方法很多，在集成电路工艺中最常用的方法为热氧化和化学气2 相淀积两种。本章主要介绍热氧化法。 8.4.1 干氧氧化 干氧氧化就是在氧化过程中，直接通入氧气进行氧化的方法。干氧氧化生成的SiO膜结构致密、干燥、均匀性和重复性好，对杂质掩蔽能力强，钝化效果2 好，与光刻胶的附着性好，缺点是氧化速率慢。 8.4.2 水汽氧化 水汽氧化是硅片与高温水蒸气发生反应的氧化方法。水汽氧化生成的SiO2膜结构疏松，表面有斑点和缺陷，含水量大，对杂质(尤其是磷)掩蔽能力较差。 19-316-3由于水在SiO中的平衡浓度N*(10cm)比O的N*(10cm)高出三个数量级，22 所以水汽氧化的氧化速率比干氧氧化快得多。但因为它的缺点，现在很少采用这种氧化方法。 8.4.3 湿氧氧化 湿氧氧化是氧气先通过95~98?左右的去离子水，将水汽一起带入氧化炉内，氧气与水汽同时与硅反应的氧化方法。湿氧氧化生成的SiO膜质量比干氧氧化2 的略差，但远好与水汽氧化的效果，而且生长速度较快，其缺点是与光刻胶的附着性不良，硅表面存在较多位错。 在实际的制造工艺中，通常采用干氧—湿氧—干氧这种多步交替氧化方法制备氧化层，这样既能保证较好的SiO膜质量，又能有较快的氧化速率。 2 8.4.4 掺氯氧化 掺氯氧化是在干氧氧化通入氧气的同时，通入含氯的化合物气体，生成含氯的二氧化硅膜，这样能减少二氧化硅中的钠离子沾污，提高器件的电性能和可靠性。 8.4.5 氢氧合成氧化 氢氧合成氧化是在常压下，把高纯氢气和氧气通入石英管内，使之在一定温度下燃烧生成水，水在高温下汽化，然后水汽与硅反应生成二氧化硅的氧化方法。为了安全起见，同入的氧气必须过量。因此实际上是水汽和氧气同时参与氧化。因为气体纯度高，所以燃烧生成的水纯度很高，就避免了湿氧氧化水蒸气带来的污染。生成的二氧化硅膜质量好，生长效率高，均匀性和重复性好。其反应为 2H + O= 2HO 22 2 8.4.6 其它的氧化 除了以上几种热氧化方法外，还有几种氧化方法。像低温薄栅氧化(< 900?)和分压氧化(在氧气中通入一定比例的不活泼气体，降低氧气的分压，以至降低氧化速率)是为了制备高质量的薄栅氧化层，高压氧化是为了制备厚的氧化层。 8.5 质量测量 8.5.1 氧化层的电荷 作为MOS结构中的一部分，栅氧化层的要求是非常高的。但是由于在SiO2—Si界面因为氧化的不连续性，有一个过渡区的存在，产生了界面态。钠离子进入二氧化硅层就成了可动电荷。氧化层中有这些电荷存在，会极大地影响器件的参数，使特性变坏。在氧化层中电荷的分布见图8.12 下面介绍这四种电荷 一. 界面陷阱电荷Qit:在界面处由于硅与二氧化硅的不连续性产生未饱和键引 102起。它的能级在硅的禁带中。电荷密度在10/cm左右。通过氧化后适当的退火能降低Qit的浓度。 10122二. 固定氧化物电荷Q:氧化层中的缺陷引起。电荷密度在10~10/cm，适f 当的退火及冷却速率能减少Q。 f 三. 可动电荷Qm:由氧化系统中的碱金属离子到了氧化层中所引起。电荷密度 10122在10~10/cm。要减少此类电荷，可在氧化前先通入含氯的化合物气体清洗炉管，氧化采用掺氯氧化。 四. 氧化层陷阱电荷Qot:这是由氧化层内的杂质或未饱和健捕捉到加工过程中 9132产生的电子所引起的。电荷密度在10~10/cm。通过退火也能降低Qot。 这些电荷的检测可采用电容—电压，也就是通常所说的C—V测量技术，在这里不作详细介绍了。 8.5.2 氧化层的厚度和密度 在集成电路的加工工艺中，氧化层厚度的控制也是十分重要的。如栅氧化层的厚度在亚微米工艺中仅几十nm，甚至几nm。另外二氧化硅膜是否致密可通过折射率来反映，厚度与折射率检测多采用椭圆偏振法。此法测量精度高，非破坏性，能同时测出膜厚和折射率。 8.5.3氧化层的缺陷 氧化层的缺陷主要是针孔和层错，他们是器件漏电流的主要根源。针孔产生 的原因主要是硅片表面的缺陷、损伤、沾污，在氧化后形成。或在光刻时，掩膜板上有小岛，光刻胶中有杂质微粒，使腐蚀后的氧化膜上出现针孔，层错是在高温氧化后形成的。 要减少这些缺陷，就要提高氧化系统中的洁净程度，还要在氧化前将硅片清洗干净。改进氧化条件则是减少层错的有效方法。 8.5.4 热应力 -6-7因为二氧化硅与硅的热膨胀系数不同(硅是2.6*10/?，二氧化硅是5*10/?)，因此在结束氧化退出高温过程后，会产生很大的热应力，对二氧化硅膜来说是来自硅的压缩应力。这会造成硅片发生弯曲并产生缺陷。严重时，氧化层会产生破裂，从而使硅片报废。所以在加热特别在冷却过程中要使硅片:(1)受热均匀。(2)升温、降温速率不能太大。 第九章 淀积 9.1 膜淀积 在制造工艺中，多种不同类型的膜淀积到硅片上。在某些情况下，这些膜成为器件结构中的一个完整部分，另外一些膜则充当了工艺过程中的牺牲层，并且在后续的工艺中被去掉。在芯片加工中，膜淀积通常指薄膜，因为这些膜很薄以致它们的电学和机械学特性完全不同于同种材料下更厚的膜。 半导体制造中的薄膜淀积是指任何在硅片衬底上物理淀积一层膜的工艺。这层膜可以是导体、绝缘物质或者半导体材料。淀积膜可以是二氧化硅(SiO)、2氮化硅(SiN)、多晶硅以及金属，比如铜和难熔金属(如钨)。 34 9.1.1 薄膜特性 在硅片加工中可以接受的膜必须具备需要的膜特性。为了满足器件性能的要求，膜一般应具有如下特性: a) 好的厚度均匀性 b) 好的台阶覆盖能力 c) 填充高的深宽比间隙的能力 d) 高纯度和高密度 e) 受控制的化学剂量 f) 高度的结构完整性和低的膜应力 g) 好的电学特性 h) 对衬底材料或下层膜好的粘附性 一(厚度均匀性 可以接受的薄膜要求厚度均匀性，这意味着薄膜应布满下层材料的各处。材料的电阻会随着厚度的变化而变化，这是我们不希望看到的。膜层越薄，就会有更多的缺陷，如针孔等，这会导致膜本身的机械强度降低。对薄膜而言，我们希望有好的表面平坦度来尽可能减少台阶和缝隙。 二(膜对台阶的覆盖 我们期望薄膜在硅片台阶处厚度一致(见图9.1)，如果淀积的膜在台阶上过渡的变薄，就容易导致高的膜应力、电短路或者在器件中产生不希望的诱生电荷。膜的应力要尽可能小，这点很重要，因为应力会导致衬底发生凸起或凹陷的变形。所有的淀积技术都会在膜中产生应力。 深宽比定义为间隙(如槽或孔)的深度和宽度的比值(见三(高的深宽比间隙 图9.2)。在亚微米尺寸器件的制作中，填充硅片表面上很小的间隙和孔的能力成为最重要的薄膜特性。对于那些穿过层间介质的通孔，以及用来进行浅槽隔离的槽等，都需要进行有效间隙填充。高的深宽比的典型值大于3:1，在某些应用中会达到5:1甚至更大。高深宽比的间隙使得难于淀积形成厚度均匀的膜，并且会产生夹断和空洞。随着高密度集成电路特征尺寸的不断减小，对于高深宽比的间隙可以进行均匀、无空洞的填充淀积工艺显得至关重要。 四(膜纯度和密度 高纯度的膜意味着膜中没有那些会影响膜质量的化学元素或者原子。要避免沾污物(如可动离子沾污)和颗粒。例如，膜中如果含有氢就会使膜特性蜕化。膜密度也是膜质量的重要指标，它显示膜层中针孔和空洞的多少。与无孔的膜相比，一个多孔的膜密度会更低，在一些情况下折射率也更小。 五(化学剂量分析 理想的膜要有均匀的组成成分。在化学反应中随着化学物质的变化，化学剂量分析可以描述反应停止或者平衡后反应物和生成物量的变化。淀积中发生的化学反应往往比较复杂，得到的膜的组分可能并非要求的组分。淀积工艺的一个目标是要在反应中有合适数量的分子，以便使淀积得到的膜的组分接近于化学反应方程式对应的组分比例。 六(膜的结构 膜的结构很关键，尤其是膜层中晶粒的尺寸。在淀积工艺中，淀积物趋向聚集并生成晶粒。如果膜层中晶粒大小变化，膜的电学和机械学特性会变化，这将影响膜的长期可靠性，尤其是电迁徙。膜生长中会产生不希望的应力使硅片衬底变形，导致膜开裂、分层或者空洞的形成。 七(膜的粘附性 为了避免薄膜分层和开裂，薄膜对衬底材料要有好的粘附性。开裂的膜会导致膜表面粗糙，杂质也可以穿过膜。对于起隔离作用的膜，开裂会导致电短路或者漏电流。薄膜对表面的粘附性由表面洁净程度、薄膜能与之合金的材料类型等因素决定。金属铬、钛、钴都因为他们的粘附性而非常有用。为了获得器件结构的全面电学和机械学完整性，多层金属化中膜优良的粘附性非常重要。在淀积过程以及后续的工艺过程中都是如此。 9.1.2 薄膜生长 淀积膜的过程有三个不同的阶段。第一步是晶核形成，成束的稳定小晶核形成，这一步发生在起初少量原子或分子反应物结合起来，形成附着在硅片表面的分离的小膜层的时候。晶核直接形成于硅片表面，是薄膜进一步生长的基础。第二步聚集成束，也称为岛生长。这些随机方向的岛束依照表面的迁移率和束密度来生长。岛束不断生长，直到第三步即形成连续的膜，这些岛束汇集合并形成固 态的薄层并延伸铺满衬底表面。见图9.3。 独立的岛束在遇到相邻岛束之前，其大小取决于衬底表面的反应物的移动速率以及反应核的密度。高的表面速率或低的成核速度会促进相对大的岛束的形成，另一方面，低的表面速率和高的成核速率会导致短程无序的无定形膜的生长。低的淀积温度通常会导致无定形膜的生成，这是因为低的热能会减低反应物在表面的速率。 淀积的膜可以是无定形、多晶的或者单晶的。在半导体应用中这三种膜都会被用到。起隔离作用的膜或金属膜通常是无定形或多晶的，在氧化层上淀积的硅是多晶的，在单晶硅片衬底上淀积可以形成单晶膜。 9.1.3 膜淀积技术 硅片表面的淀积物会在硅片上形成一层连续的薄膜。形成膜的物质来自一个外部的源，可以是气体源通过化学反应生成膜材料，也可以是固态的靶源。在半导体器件制造工艺中，薄膜淀积工艺已经成为最普通、最重要的工艺。 在硅片衬底上淀积薄膜有多种技术。其中主要的淀积方法可分为化学工艺和物理工艺。见表9.1。本章主要介绍用化学气相淀积(CVD)、外延和旋涂绝缘介质(SOD)方法来淀积绝缘薄膜。 9.2 化学气相淀积 9.2.1 化学气相淀积(CVD)化学过程 CVD过程有5种基本的化学反应: 1(高温分解:通常在无氧的条件下，通过加热化合物分解(化学键断裂); (光分解:利用辐射使化合物的化学键断裂分解; 2 3(还原反应:反应物分子和氢发生的反应; 4(氧化反应:反应物原子或分子和氧发生的反应; 5(氧化还原反应:反应3与4的组合，反应后形成两种新的化合物。 在上述5种基本反应中，有一些特定的CVD反应用来在硅片衬底上淀积膜。对于某种特定反应的选择通常要考虑到淀积温度、膜的特性以及加工中的问题等因素。 9.2.2 CVD反应 化学气相淀积工艺反应发生在硅片表面或者非常接近表面的区域，这是一种异类反应(也叫表面催化)。某些反应会在硅片表面的上方较高区域发生，这称为同类反应。同类反应是要避免的，因为反应生成物会形成束状物，这会导致反应物粘附性差、低密度和高缺陷。在CVD工艺中，需要异类反应来生成高质量的膜。 一(CVD反应步骤 基本的化学气相淀积反应包含8个主要步骤，以解释反应的机制。步骤总结如下，并参见图9.4。 1(气体传输至淀积区域:反应气体从反应腔入口区域流动到硅片表面的淀积区域; 2(膜先驱物的形成:气体反应导致膜先驱物(将组成膜最初的原子和分子)和副产物的形成; 3(膜先驱物附着在硅片表面:大量的膜先驱物输运到硅片表面; 4(膜先驱物粘附:膜先驱物粘附在硅片表面; 5(膜先驱物扩散:膜先驱物向膜生长区域的表面扩散; 6(表面反应:表面化学反应导致膜淀积和副产物的生成; 7(副产物从表面移除:吸附(移除)表面反应的副产物; 8(副产物从反应腔移除:反应的副产物从淀积区域随气流流动到反应腔出口并排出。 二(速度限制阶段 CVD反应的时间长短很重要，温度升高会促进表面反应速度的增加，反应速度最慢的阶段将决定整个淀积过程的速度。CVD反应的速率不可能超越反应气体从主气体流传输到硅片表面的速率。即使升高温度也会如此，这称为质量传输限制淀积工艺。无论温度如何，传输到硅片表面加速反应的反应气体的量都不足。正因为如此，需要加速的高温高压CVD工艺通常是质量传输限制的。 在更低的反应温度和压力下，由于只有更少的能量来驱动表面反应，表面反应速度会降低。最终，反应物到达硅片表面的速度将超过表面化学反应的速度。在这种情况下，淀积速度是受反应速度限制的。 三(CVD气流动力学 所谓气体流动，指的是反应气体输送到硅片表面的反应区域(见图9.5)。从分子水平来讲，这要求有足够量的分子在合适的时间到达合适的反应区域。CVD气体流动的主要因素包括，反应气体从主气体流中到硅片表面的输送以及在表面的化学反应速度。在硅片表面的很小区域里，由于摩擦力的作用，气体流动为零或者接近零，这导致产生了一个气体流动边界层，距离表面越远气流速率越大，在足够远处气体达到了某一平均气流速度，这一速度可以代表CVD反应腔中主气流的平均速度。如果边界层范围很窄，那么在接近硅片表面区域可认为边界层是不动的，也称为停滞层(参看图9.6)。停滞层的大小会影响到不同类型CVD反应的设计。 四(CVD反应中的压力 如果CVD发生在低压下，反应气体通过边界层到达表面的扩散作用会显著增加。这会增加反应物到衬底的输运(也会加强从衬底移除反应副产物的作用)。在CVD反应中低压的作用就是使反应物更快地到达衬底表面。这种情况下，速度限制步骤成为表面的反应，即在较低压下CVD工艺是反应速度限制的。这意味着在反应腔中硅片可以间隔很近地纵向叠堆起来，因为反应物从主气流到硅片的输运并不影响整步工艺。 五(CVD过程中的掺杂 CVD淀积过程中，在SiO中掺入杂质对硅片加工来2 说很重要。例如，在淀积SiO的过程中，反应气体中加入PH后，会形成磷硅23 玻璃(由PO和SiO的混合物共同组成)。称为PSG。而用乙硼烷(BH)替25226代磷烷(PH)，就可得到硼硅玻璃(BSG)。在SiO中掺入氟，就得到了氟硅玻32 璃(FSG)。它作为第一代低k值淀积材料被用在0.18µm器件上。 六(氧化硅掺杂和硅掺杂 需要指出氧化硅掺杂不同于硅掺杂。对硅掺杂，在一个单晶向结构中，在杂质和硅原子之间会发生释放电子或者接受电子。淀积的氧是一种无定型的晶体结构，杂质不接受或者释放电子。杂质可以调整SiO的物2理特性，例如限制可动离子的能力。 9.3 CVD淀积系统 有多种类型系统来淀积绝缘介质和金属膜层。一些系统可以用一炉同时淀积许多硅片。然而，目前在硅片生产中采用的最先进的淀积系统是单一硅片工艺。各种类型的CVD反应器及其主要特点列于表9.2。 9.3.1 APCVD APCVD发生在质量输运限制区域。在任何给定时间，在硅片表面不可能有足够的气体分子供发生反应。因此，反应器设计必须保证有适量的反应物到达系统中的每片硅片。因为用到了不充足的反应气体，基本的系统设计应该不允许反应减慢。由于反应在常压下进行，反应器设计能够相对简单并允许高的淀积速度。图9.7是两种不同类型的连续工艺APCVD系统。这些设备采用一条带或者传输装置来传送硅片通过流动在反应器中部的反应气体。 连续工艺APCVD系统有高的设备产量、优良的均匀性以及制造大直径硅片 的能力。APCVD最经常的应用是淀积SiO和掺杂的氧化硅。传统上这些膜通2 常作为层间介质、保护性覆盖物或者表面平坦化。APCVD的问题是:高的气体消耗，并且需要经常清洁反应腔。由于膜也会淀积到传送装置上，因而传送带装置也需要洁净处理(可以是原位洁净，或是在使用中洁净)。APCVD淀积的膜通常台阶覆盖能力差。 9.3.2 LPCVD 与APCVD相比，LPCVD系统有更低的成本、更高的产量及更好的膜性能，因此应用更为广泛。LPCVD通常在中等真空度下(约0.1~5托)。 LPCVD的反应腔通常是反应速度限制的。在这种减压条件下，增加反应气体分子扩散以便到达硅片的气体质量传输不再限制反应的速度。基于这种传输状态，反应器内的气流条件并不重要，允许反应腔设计优化以得到更高的产量。只要严格控制温度，就可以在大量硅片表面淀积均匀的膜。 不同于APCVD的是，LPCVD反应中的边界层由于低压的缘故，距离硅片表面更远。边界层的分子密度低，使得进入的气体分子很容易通过这一层扩散，使硅片表面接触足够的反应气体分子。这解释了LPCVD反应是反应速度而不是反应物的供给限制了淀积速度。而且，LPCVD过程中会发生大量碰撞，淀积的材料会无序撞击硅片表面。这有助于在高的深宽比的台阶和沟槽上覆盖填充均匀的膜。一般来说，LPCVD具有优良的台阶覆盖能力。LPCVD的应用有:SiO(做2层间介质、浅槽隔离的填充物和侧墙等);氮化硅(做钝化保护层或掩膜材料);多晶硅(做栅电极或电阻);氧化氮化硅(兼有氧化硅和氮化硅的优点，改善了热稳定性、抗断裂能力、降低膜应力)。 由于LPCVD反应通常是热壁的，颗粒淀积在反应器的内壁上(见图9.8)。通过减小气相反应物的分压，尽量减少这些淀积物。热壁反应需要周期性的维护来去除反应腔内的颗粒。 对于大量硅片的LPCVD反应，当气体沿着反应腔传输时会发生气体耗尽。这会导致反应速度的降低。调整反应器的温度，使沿气体入口到出口方向的温度有略微升高，可以补偿由于气体浓度不均匀造成的速度差异。 9.3.3 等离子体辅助CVD 等离子体辅助CVD包括等离子体增强CVD(PECVD)和高密度等离子体CVD(HDPCVD)。它们都是依赖于等离子体的能量和热能来触发并维持CVD淀积所需的化学反应，是由表面反应速度限制的。在CVD过程中使用等离子体 的好处是: ? 更低的工艺温度(250~450?) ? 对高的深宽比间隙有好的填充能力(用HDPCVD) ? 淀积的膜对硅片有优良的粘附能力 ? 高的淀积速率 ? 少的针孔和空洞，因而有高的膜密度 ? 工艺温度低，因而应用范围广 在真空腔中施加射频功率使气体分子分解，被激发的分子具有化学活性很容易与其他原子键合形成粘附在硅片表面的膜。PECVD是冷壁等离子体反应，硅片被加热到较高温度而其他部分未被加热。冷壁反应产生的颗粒更少。气态的副产物通过真空泵系统排出。HDPCVD是最新发展起来的一项技术，等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。它的主要优点是可以在较低的淀积温度下，制备出能够填充高深宽比间隙的膜。 9.4 介质及其性能 在不同膜层中应用的介质材料会直接影响到芯片的性能。介质的两个重要方面是介电常数和器件隔离。 9.4.1 介电常数 非导电材料的介电常数是指材料在电场影响下存储电势能的有效性，也就是代表隔离材料作为电容的能力。最低的k值为1，代表空气。高k介质可以存储更多的电能。热生长SiO的k值大约是3.9。PECVD SiO的k值大约是4.1~4.3。 22 一(低k介电常数 掺杂SiO通常是最普通的层间介质。减小绝缘介质的k值，2 可以减少相邻导线间的电耦合损失，这是因为绝缘介质存储更少的电场并因此花更短的时间来充电，从而提高金属导线的传导速率。对于金属线间隔很近的小尺寸器件，随着线宽减小，导体和介质的电耦合效应会增加，用低k值材料可以补偿这一点。 线电容C正比与绝缘介质材料的k值。低k值的绝缘介质可以减小芯片总的互连电容，减小RC信号延迟，提高芯片性能，降低功耗。应用低k材料并辅以低电阻金属连线会给ULSI互连系统带来性能上的优化。用k值更低的介质材料取代掺杂SiO作为中间介质材料目前正在进行研究。 2 低k值绝缘介质的要求是: 电学:低介电常数，低介电损失，低的漏电流，高可靠性。 机械学:好的粘附性，低的收缩性，抗开裂，低应力，好的硬度。 热学:热稳定性，低的热扩散系数，高导热。 化学:耐酸和碱，选择腐蚀，低杂质，无侵蚀，低湿气吸收，可接受的存储寿命。 工艺:图形制作，好的间隙填充能力，平坦化，低的针孔，少的颗粒。 金属化:低的接触电阻，低的电子迁移，低的应力，光滑表面，与势垒金属兼容。 二(高k介电常数 现在对高k介电常数材料也研究的非常多。这主要是为了在DRAM存储器中的应用以及最终取代超薄栅氧。DRAM存储单元的设计采用了复杂的叠层电容结构，如果用高k介电常数材料替代传统的SiO/SiN结构，2x就可获得更简单的叠层结构而降低制作成本。那么在小于0.1微米的器件中，栅氧的厚度只有几个埃或十几个埃，隧穿电流会成为一个严重的问题，这需要有新的高k栅介质材料。 9.4.2 器件隔离 MOS器件制造中的器件隔离技术为硅片上的器件提供了电学隔离。隔离技术用来减少或消除在MOS平面制造中的寄生场效应晶体管。隔离技术必须适应不同器件技术间的等比例缩小。这意味着对于高性能IC，用于器件隔离的间隔正在缩小。 一( 局部氧化(LOCOS) 对于特征尺寸为0.35µm以及更大的器件，传统上采用硅的局部氧化技术来隔离。该技术采用图形化的SiN岛来定义氧生长的区域。限制LOCOS隔离在34 特征尺寸小于或等于0.25µm工艺中应用的主要因素是硅氧化过程中氧的侧向生长，侧向生长为最小面积和可获得的表面形貌增加了天然的限制。 二( 浅槽隔离(STI) 在0.25µm和以下的工艺中，浅槽隔离技术被广泛应用。该技术是用干法刻蚀在硅片表面刻出一定深度的沟，这些沟有直的测墙和圆角。再用CVD淀积SiO2填充这些沟，并用CMP来平坦化。STI取代LOCOS的原因有如下几点:1)更有效的器件隔离的需要，尤其是对DRAM器件而言;2)对晶体管隔离而言，表面积显著减小;3)超强的闩锁保护能力;4)对沟道没有侵蚀;5)与CMP的兼容。 9.5 旋涂绝缘介质 有许多低k绝缘介质采用硅片旋涂的方法，称为旋涂绝缘介质(SOD)。SOD技术较CVD工艺更为经济。大多数SOD应用采用标准的旋转涂胶机旋涂介质，并采用普通的路管。表9.3给出了一个旋涂介质并形成膜的大致工艺。 新的低k材料更不易吸潮，有更好的抗开裂性。基于这些特点，不需要掩蔽氧化层而直接用单层淀积就可以接受了。然而，在某些情况下，需要能促进粘附的材料。 9.6 外延 外延就是在单晶衬底上淀积一层薄的单晶层(见图9.9)。新淀积的这层称为外延层。外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层掺杂厚度、浓度、轮廓，而这些因素是与硅片衬底无关的。这种控制可以通过外延生长过程中的掺杂来实现。外延层还可以减少CMOS器件中的闩锁效应。 在外延淀积过程中，可能发生不希望的掺杂不均匀现象。因为轻掺杂外延层通常生长在重掺杂衬底上，外延层会发生自掺杂现象。这种现象发生在掺杂杂质从衬底蒸发，或者是由于淀积过程中氯对硅片表面的腐蚀而自发进行。这些杂质进入气流并导致不希望的外延掺杂。另外的不规则掺杂形式是衬底作为掺杂杂质源扩散到外延层。这成为外扩散。自掺杂和外扩散都能影响杂质在衬底和外延层之间形成过渡，导致杂质分布不如预想的那样陡。 如果膜和衬底的材料相同(例如硅衬底上长硅膜)，这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况(例如硅衬底上长氧化铝)较少，称为异质外延。 9.6.1 外延生长的方法 外延硅通常采用CVD淀积系统。外延生长前，必须清除硅片表面的自然氧化层、残余的有机杂质和金属杂质以获得完美的表面。在外延淀积过程中，气体反应产生的原子撞击到硅片表面并移动直至在适当位置与硅片表面的原子键合。这种方式使外延层和衬底有相同的结晶方式。 可以采用多种方法在硅片表面生长单晶层，包括固相、液相、气相以及分子束外延。在IC制造中一般采用三种外延方法: 一(气相外延(VPE) 硅片制造中最常用的硅外延方法是气相外延。在温度为800~1150?的硅片表面通过含有所需化学物质的气体化合物，就可以实现气相外延。高温获得的热提供了驱动在硅片表面发生的化学反应所需的能量。这个过程可以参见图9.10。 典型的外延反应设备有以下几部分构成:气体分布系统、反应管、支撑并加热硅片的基座、控制系统、尾气系统。在气体分布系统中为了严格控制气体流动到反应腔，要用到质量流动控制器和真空阀。基座一般用石墨或者覆盖着碳化硅或氮化硅的多晶硅制成，它必须足够结实，不与反应物和反应产物发生反应。 二(金属有机CVD(MOCVD) 另一种外延生长方法通常称为金属有机CVD，它可以指淀积金属以及氧化物的多晶或无定型膜。MOCVD是VPE的一种，由于没有合适的气体源，通常不用做硅外延。它被用来淀积化合物半导体外延层，例如在低温下用有机金属源淀积?-?族化合物GaAs。随着VPE的进行，需要的化合物材料输运到加热的硅片表面并发生复杂的化学反应。MOCVD也被研究用来为未来的IC制造淀积有机低k绝缘介质。 三(分子束外延(MBE) 分子束外延是用来淀积GaAs异质外延层并可达到原子分辨率的一种主要方法。也被用来在硅片衬底上淀积硅并能严格控制外延层厚度和掺杂的均匀性。MBE需要高真空条件，典型情况下会用到高真空低温泵。反应温度为500~900?。 大多数MBE系统通过聚焦的电子束源产生的电磁场使硅原子蒸发以得到外延反应所需的硅反应原子。这类似于真空蒸发淀积。硅原子束离开硅源，流动通过排泄腔体，不会碰撞并淀积在单晶硅片表面。更新的方法是通过低速流动的气体源输运硅原子。 9.7 CVD质量测量 CVD质量测量总结在表9.4中。(表中有图9.11) 第十章 离子注入 本征硅的晶体结构由硅的共价键形成。本征硅的导电性能很差，只有当硅中加入少量杂质，使其结构和电导率发生改变时，硅才成为一种有用的半导体。这个过程被称为掺杂。掺杂被广泛应用于硅片制造的全过程，杂质是?A族和?A族的一些元素，例如硼、磷、砷、锑等。 在晶片制造中，有两种方法可以向硅片中引入杂质元素，即热扩散和离子注入。热扩散利用高温驱动杂质穿过硅的晶格结构，这种方法受到时间和温度的影响。离子注入通过高压离子轰击把杂质引入硅片。图10.1和表10.1显示了CMOS的一个基本单元的掺杂情况。 10.1 扩散 扩散是物质的一个基本性质，描述了一种物质在另一种物质中运动的情况。 原子、分子和离子的运动造成由浓度高的地方向浓度低的地方进行扩散。在半导体制造中，利用高温扩散驱动杂质穿过硅晶格。扩散分为三种，即气态、液态和固态。将所需杂质按要求的浓度与分布掺入到半导体材料中，以达到改变材料电学性质，形成半导体器件的目的。 10.1.1 扩散原理 硅中固态杂质的热扩散需要三个步骤:预淀积、推进和激活。在预淀积过程中，硅片被送入高温扩散炉，杂质原子从源转移到扩散炉内。在较低的扩散温度下(900到1000?)，杂质仅进入了硅片中很薄的一层，此时，其表面浓度是恒定的。预淀积为整个扩散过程建立了浓度梯度。表面的杂质浓度最高，并随着深度的增加而减小。根据扩散方程可以得出此时的杂质浓度沿深度方向的分布为余误差函数分布。 热扩散的第二步是推进，也称为再分布。这是个高温过程(1000到1250?)，用以使淀积的杂质穿过硅晶体，在硅中形成期望的结深。这个过程并不向硅片中增加杂质，也就是说硅中的杂质原子总量是近似恒定的。但是高温环境下形成的氧化物会影响推进过程中杂质的扩散，一些杂质(如硼)趋向于进入生长的氧化物层，而另一些杂质(如磷)会被推离SiO。这种由硅表面氧化引起的杂质浓2 度改变被称为再分布。同样根据扩散方程可以得出此时的杂质浓度沿深度方向的分布为高斯函数分布。 热扩散的第三步是激活。这时的温度要稍微升高一点，使杂质原子与晶格中的硅原子键合。这个过程激活了杂质原子，改变了硅的电导率。杂质在硅晶体中的扩散机构主要是间隙式扩散和替位式扩散。 10.1.2 扩散工艺 随着集成电路制造工艺的发展，杂质源的种类越来越多，因而采用的扩散方法和扩散系统有固态源、液态源和气态源扩散。 一. 固态源扩散: 1(开管扩散:把杂质源放在坩埚中，准备扩散的硅片放在石英船(舟)上，然后将坩埚和石英船相隔一定距离放在扩散炉管内，放有杂质源的坩埚应在气流的上方。一般通过惰性气体或氮气把杂质源蒸气输运到硅片表面，在扩散温度下杂质的化合物与硅反应，生成单质的杂质原子并向硅内扩散。硅表面的浓度由扩散温度下杂质在硅中的固溶度所决定。(见图10.2)。 2(箱法扩散:把杂质源和硅片装在由石英做成的箱内，在氮气或氩气保护下进行扩散。在高温下杂质源的蒸气充满整个箱内空间，并与硅表面反应，形成一层含有杂质的薄氧化层，杂质由氧化层直接向硅内扩散。硅表面浓度基本由扩散温度下杂质在硅中的固溶度所决定。 3(涂源法扩散:把溶于溶剂中的杂质源直接涂在待扩散的硅片表面，由惰性气体保护进行扩散。高温下溶剂挥发之后在硅表面形成一层杂质源，直接向硅内扩散。 二. 液态源扩散: 携带气体(通常是氮气)通过源瓶，把杂质源蒸气带入扩散炉管内。液态源一般都是杂质化合物，在高温下杂质化合物与硅反应释放出杂质原子，或者杂质化合物先分解产生杂质的氧化物，氧化物再与硅反应释放出杂质原子并向硅内扩散。(见图10.3)。 三. 气态源扩散: 进入扩散炉管内的气体，除了气态杂质源外，有时还需通入稀释气体，或者是气态杂质源进行化学反应所需要的气体。气态杂质源一般先在硅表面进行化学反应生成掺杂氧化层，杂质再由氧化层向硅中进行扩散。(见图10.4)。 10.1.3 选择扩散 在集成电路制造中掺杂是在需要的地方进行的，也就是通过在阻挡介质上开出窗口，在窗口内进行杂质扩散，而在窗口外由于存在介质，杂质进入不了硅衬底。这层阻挡介质基本上都采用二氧化硅。 一(杂质在二氧化硅中的扩散系数 选择扩散是根据某些杂质在条件相同的情况下，在二氧化硅中的扩散速度远小于在硅中扩散速度的性质来完成的。在相同条件下，杂质在硅中的扩散深度已达到要求时，在二氧化硅中的扩散深度还非常浅，没有扩透预先生长的二氧化硅层，因而在二氧化硅层保护的硅内没有杂质进入，如此就起到了掩蔽作用。 杂质在二氧化硅中的扩散运动与在硅中一样，都服从扩散规律，扩散系数D与温度也是指数关系 SiO2 D = Dexp(-?E / kT) SiO20 ?E为杂质在二氧化硅中的扩散激活能，D为表观扩散系数。 0 二(掩蔽层厚度的确定 为了保证二氧化硅层能起到有效的掩蔽作用，不但要求杂质的D 远大于SiD，而且还要求二氧化硅层具有一定的厚度，这样才能保证由二氧化硅掩蔽SiO2 的硅中没有杂质扩进。二氧化硅薄膜的掩蔽效果不但与厚度、杂质在二氧化硅中的扩散系数有关，而且还与二氧化硅和硅衬底中的杂质浓度、杂质在衬底中的扩散系数以及杂质在衬底与二氧化硅界面的分凝系数等因素有关。最小掩蔽层厚度可表示为: 1/2 x = 4.6 (D t) minSiO2 t为杂质在硅中达到扩散深度所需要的时间。 不同方法制备的二氧化硅质量可能相差很大，因而掩蔽效果也就有很大差别，图10.5给出的是干氧氧化方法生长的不同温度下所需的磷、硼扩散的最小掩蔽层厚度。 三(热氧化过程中的杂质再分布 掺有杂质的硅在热氧化过程中，靠近Si-SiO界面的硅中杂质，将在界面两2 边的硅和二氧化硅中发生再分布。决定杂质再分布的主要因素有:1)杂质的分凝现象;2)杂质通过SiO表面逸散;3)氧化速率的快慢;4)杂质在SiO中22的扩散速度。 分凝系数(m): m = 杂质在硅中的平衡浓度 / 杂质在二氧化硅中的平衡浓度 对于m < 1(例如硼)和m > 1(例如磷、砷)的杂质再分布情况见图10.6。氧化速率对杂质再分布的影响见图10.7，10.8。 四(横向扩散 实际扩散过程中，杂质通过窗口以垂直硅表面扩散的同时，也将在窗口边缘附近的硅内进行平行表面的横向扩散。横向扩散和纵向扩散虽然是同时进行，但两者的扩散条件并不完全相同，一般横向扩散的距离约为纵向扩散距离的70%,80%。由于横向扩散的存在，实际扩散区域要比二氧化硅窗口的尺寸大，其后果是硅内扩散区域之间的实际距离比由光刻版所确定的尺寸要小，如图10.9所示。这种效应直接影响ULSI的集成度。另外，由于扩散区域的变大，对结电容也将产生一定的影响。 10.2 离子注入 离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。它是一个物理过程，不发生化学反应。每一次掺杂对杂质的浓度和深度都有特定的要求，而离子注入能够重复控制杂质的浓度和深度，因此在几乎所有应用中都优于扩散。 10.2.1 概况 离子注入工艺在离子注入机内进行。注入机包含离子源部分，它能从源材料中产生带正电荷的杂质离子。离子被吸出，然后用质量分析仪将它们分开以形成需要掺杂离子的束流。束流中离子的数量与希望引入硅片的杂质浓度有关。离子 7束在电场中加速，获得很高的速度(10cm/s数量级)，使离子有足够的动能注入到硅片的晶格结构中。束流扫描整个硅片，使硅片表面均匀掺杂。注入之后的热退火过程将激活晶格结构中的杂质离子。所有注入工艺都是在高真空下进行的。 一( 离子注入的优点 101(精确控制杂质含量:能在很大范围内精确控制注入杂质浓度，从10到17210ions/cm(离子每平方厘米)，误差在?1%之间。扩散在高浓度控制杂质含量误差在5%到10%以内，但浓度越小误差越大。 2(很好的杂质均匀性:用扫描的方法控制杂质的均匀性。 3(对杂质穿透深度有很好的控制:通过控制注入过程中离子能量控制杂质的穿透深度，增大了设计的灵活性，如埋层，最大杂质浓度在埋层里，最小浓度在硅片表面。 4(产生单一离子束:质量分离技术产生没有沾污的纯离子束。不同的杂质能够被选出进行注入。高真空保证最少沾污。 5(低温工艺:注入在中等温度(小于125?)下进行，允许使用不同的光刻掩膜，包括光刻胶、二氧化硅、氮化硅和铝，同时避免了高温扩散所引起的热缺陷。 6(注入的离子能穿过薄膜:杂质可以通过薄膜注入，这就允许MOS晶体管阈值电压调整在生长栅氧化层之后进行，增大了注入的灵活性。 7(无固溶度极限:注入杂质含量不受硅片固溶度限制。 8(避免了横向扩散:注入杂质是按掩膜的图形近于垂直入射，这样横向效应比热扩散小得多。 离子注入的主要缺点是，高能杂质离子轰击硅原子将对晶二(离子注入的缺点 体结构产生损伤。当高能离子进入晶体并与衬底原子碰撞时，能量发生转移，一些晶格上的硅原子被取代。这个反应被称为辐射损伤。大多数甚至所有的晶体损伤都能用高温退火进行修复。 10.2.2 离子注入参数 一(剂量 剂量(Q)是单位面积硅片表面注入的离子数，Q可由下面的公式计算: Q = It/enA 其中，Q = 剂量，单位是原子每平方厘米 I = 束流，单位是库仑每秒(安培) t = 注入时间，单位十秒 -19e = 电子电荷，等于1.6?10库仑 n = 离子电荷， 2A = 注入面积，单位是cm 离子注入成为硅片制造的重要技术，其主要原因之一是它能够重复向硅片中注入相同剂量的杂质。当正杂质离子形成离子束，它的流量被称为离子束电流，单位是毫安(mA)。中低电流的范围从0.1mA到10mA，大电流的范围从10mA到20mA。如果电流增大，单位时间内注入的杂质原子数量也增大。大电流有利于提高硅片产量，但也会产生均匀性问题。 二(射程 离子射程指的是离子注入过程中，离子穿入硅片的总距离。认识射程的特性，必须首先理解能量的概念。当离子由于电势差加速时，它们就获得了能量。离子是运动的，所以它们的能量是动能，然而，离子注入中的能量一般用电子电荷与 电势差的乘积，即电子伏特(eV)来表示。注入机的能量越高，意味着杂质原子能穿入硅片越深，射程越大。由于控制结深就是控制射程，所以能量是注入机的一个很重要的参数。高能注入机的能量可以达到2~3MeV，低能量注入机的能量已下降到约200eV，能够掺杂非常浅的源漏区。 杂质在硅原子间穿过，会在晶格中产生一条受损害的路径，损伤的情况决定于杂质离子的轻重。轻杂质原子擦过硅原子，转移的能量很少，沿大散射角方向偏转。重离子每次与硅原子碰撞都会转移许多能量，并沿相对较小的散射角度偏转。每个硅原子也会产生大数量的位移。 10.2.3 注入离子的分布 一(纵向分布 注入离子垂直表面入射的纵向分布近似于高斯函数分布。用Rp表示平均投影射程，?Rp表示Rp的标准偏差，二者的近似关系为: 1/2 ?Rp ? 2/3 [(MM) /(M+M)]Rp 1212 MM分别是注入离子的质量和靶材料的原子质量。 、12 实际的分布曲线在峰值附近与高斯分布符合较好，离峰值位置较远时有较大的偏差，这是因为实际注入时还有更多影响离子分布的因素存在。图10.10是硼离子注入硅时的纵向分布。 二(横向效应 横向效应是指注入离子在垂直入射方向的平面内的分布情况。横向效应直接影响了MOS晶体管的有效沟道长度。对于掩膜边缘的杂质分布，以及离子通过一窄窗口注入，而注入深度又同窗口的宽度差不多时，横向效应的影响更为重要。横向效应不但与注入离子的种类有关，而且也与入射离子的能量有关。图10.11表示了注入离子的横向分布。 三(沟道效应 当离子注入的方向与靶晶体的某个晶向平行时，一些离子将沿着沟道运动，这些离子受到的阻止作用很小，它们的能量损失率很低，所以在沟道中会注入很深。因此很难控制注入离子的浓度分布，并使注入离子的分布产生一个很长的拖尾。为了避免沟道效应可使晶体的主轴方向偏离注入方向，偏离的典型值为7?左右。 四(浅结的形成 随着集成电路集成度的提高，器件的特征尺寸越来越小。为了抑制MOS晶体管的穿通电流和减小器件的沟道效应，要求减小CMOS的源/漏结的结深。浅结的要求是高表面掺杂浓度、低接触电阻以及小结漏电流。一般采用降低注入离子能量和预先非晶化两种方法来形成浅结。 10.2.4 退火 离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很大，被注入层将变成非晶。另外，被注入离子基本不占据硅的晶格点，而是停留在晶格间隙位置。这些间隙杂质只有经过高温退火过程才能被激活。退火能够加热被注入硅片，修复晶格缺陷;还能使杂质原子移动到晶格点，将其激活(见图10.12)。修复晶格缺陷大约需要500?，激活杂质原子需要约950?。杂质的激活与时间和温度有关:时间越长，温度越高，杂质的激活越充分。硅片的退火有两种基本方法: 一(高温炉退火 高温炉退火是一种传统的退火方式，用高温炉把硅片加热至800到1000?并保持30分钟。在此温度下，硅原子重新移回晶格位置，杂质原子也能代替硅原子位置进入晶格。但是，在这样的温度和时间下进行热处理，会导致杂质的扩散，这是现代IC制造不希望看到的。 二(快速热退火 快速热退火(RTA)用极快的升温和在目标温度(一般是1000?)短暂的持续时间对硅片进行处理。注入硅片的退火通常在通入Ar或N的快速热处理机中进行。快速的升温过程和短暂的持续时间能够在晶格缺陷2 的修复、激活杂质和最小化杂质扩散三者之间取得优化。RTA是控制浅结注入 中结深的最佳方法。 10.3 离子注入在工艺集成中的发展趋势 由于工艺对杂质有不同的要求，因此对离子注入的要求也各不相同。先进的MOS硅片制造有以下各种离子注入: ? 深埋层 ? 倒掺杂阱 ? 穿通阻挡层 ? 阈值电压调整 ? 轻掺杂漏区(LDD) ? 源漏注入 ? 多晶硅栅 ? 沟槽电容器 ? 超浅结 ? 绝缘体上硅(SOI) 图10.13到图10.20表示了以上各种情况。 10.4 离子注入质量测量 离子注入所用到的质量测量方法在表10.2中列出。