计算机组成原理(B)

考      生      信        息        栏                 系                   专业          级 班级                  姓名            学号                装                          订                          线 厦门理工学院试卷 □ 2011－2012 学年 第1学期 课程名称 计算机组成原理 试卷 卷别 A  B                      专业    级 班级       考试 方式 闭卷  开卷 □ 本试卷共六大( 4页)，满分100分，考试时间120分钟。 请在答题纸上作答，在试卷上作答无效。 一、 选择题：（本题共30小题，每题1分，共30分） 1.在CPU中跟踪指令后继地址的寄存器是__B____。 A 主存地址寄存器  B 程序计数器  C 指令寄存器  D 状态条件寄存器 2.微型计算机系统中 ，操作系统保存在硬盘上，其主存储器应该采用___C___。 A  RAM    B  ROM    C  RAM和ROM    D  CCP 3.至今为止，计算机中的所有信息仍以二进制方式表示的理由是___D___。 A．节约元件；    B 运算速度快；  C 物理器件的性能决定 ；  D 信息处理方便； 4.已知X为整数，且[X]补 = 11011010，10100110则X的十进制数值是___B___。 A +105      B –38      C –105      D +38 5.在机器数( C )中，零的表示形式是唯一的。 A. 原码  B.补码  C. 补码和移码  D. 原码和反码 6.某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式（即每组 2 块）。每个主存块大小为 32 字节，按字节编址。主存 222 号单元所在主存块应装入到的 Cache 组号是___D___ 。 A．0 B.2  C.4  D.6 7.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM芯片数和 RAM 芯片数分别是__D____ 。 A．1、15  B．2、15    C．1、30    D．2、30 8.假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 2000 次，其中访问 Cache 缺失（未命中）250 次，则 Cache 的命中率是__C____ 。 A．25%  B.75%  C.87.5%  D.95% 9．指令寄存器寄存的是__C____ 。 A．下一条要执行的指令 B．已执行完了的指令 C．正在执行的指令 D．要转移的指令 10.主存储器是计算机系统的记忆设备，它主要用来___C___。 A 存放数据    B 存放程序  C 存放数据和程序  D 存放微程序 11.指令系统采用不同寻址方式的目的是___B___。 A 实现存贮程序和程序控制；  B 缩短指令长度，扩大寻址空间，提高编程灵活性；。 C 可直接访问外存；          D 提供扩展操作码的可能并降低指令译码的难度； 12．计算机的字长取决于____B__ 。 A．控制器的种类 B．运算器一次运算二进制数的位数  C．存储器的大小 D．主机与外设一次交换信息的长度 13.若十进制数为47.25，则相应的二进制数是____C__。 （A）110110.01    （B）111101.01    （C） 101111.01    （D）101101.01 14.若[x]反=1.0110，则x=_____D_ （A）-0.1111      （B）-0.1001        （C）0.1111        （D）-0.1010 15.某机器字长8位，含一位数符，用补码表示，则定点小数所能表示的最小正数是__A____。 （A）2-7          （B）28          （C）2-1                  （D）1-2-7 16.若采用双符号位补码运算，运算结果的符号位为01，则____B__。 （A）产生了负溢出（下溢）（B）产生了正溢出（上溢）（C）运算结果正确，为负数（D）运算结果正确，为正数 17.计算机操作的最小单位时间是____A__。 A．时钟周期 B．指令周期 C．CPU周期 D．中断周期 18.堆栈指针SP的内容是____A__。 （A）栈顶地址    （B）栈底地址  （C）栈顶内容 （D）栈底内容 19.在寄存器间接寻址方式中，操作数是从__A____。 （A）主存储器中读出      （B）寄存器中读出  （C）磁盘中读出          （D）CPU中读出 20.在微程序控制器中，一条机器指令的功能通常由___B___。 （A）一条微指令实现 （B）一段微程序实现（C）一个指令码实现 （D）一个条件码实现 21．Float型数据通常用IEEE754单精度浮点数表示。若编译器将float型变量X分配在一个32位浮点寄存器FR1中，且X＝－8.25，则FR1的内容是 C A. C1040000H  B. C2420000H  C. C10E0000H  D. C1C20000H 22.某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H，相对位移量字段的内容为 06H，则该转移指令成功转以后的目标地址是___C___ 。 A.2006H  B.2007H  C.2008H D.2009H 23.下列关于 RISC 的叙述中，错误的是___A___ 。 A．RISC 普遍采用微程序控制器              B．RISC 大多数指令在一个时钟周期内完成 C．RISC 的内部通用寄存器数量相对 CISC 多  D．RISC 的指令数、寻址方式和指令格式种类相对 CISC 少 24.相对于微程序控制器，硬布线控制器的特点是__D____ 。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难 25.假定有 4 个整数用 8 位补码分别表示 r1=FDH ,r2=D1H ,r3=A0H,r4=FCH,若将运算结果存放在一个 8 位的寄存器中，则下列运算会发生溢出的是___B___ A：  r1*r2    B  ：r2*r3    C：r1*r4    D：r2*r4 26.假定变量 i,f,d 数据类型分别为 int,float 和 double(int 用补码表示，float 和 double 分别用IEEE754 单精度和双精度浮点数据格式表示)，已知 i=1785,f=1.25678,d=61.576 若在 32 位机器中执行下列关系表达式，则结果为真是____B__ （I）i=(int)(float)i    (II)f=(float)(int)f    (III)f=(float)(double)f    (IV)(d+f)-d=f A：仅 I 和 II  B：仅 I 和 III  C：仅 II 和 III  D：仅 III 和 IV 27.假定用若干个 2K×8 位芯片组成一个 16K×16 位存储器，则地址 0A6DH 所在芯片的最小地址是___D___ A：0000H    B：0600H    C：  0700H    D：0800H 28.下列有关 RAM 和 ROM 的叙述中，正确的是___A___ I.RAM 是易失性存储器，ROM 是非易失性存储器  II. RAM 和 ROM 都是采用随机存取的方式进行信息访问 III.RAM 和 ROM 都可用作 Cache  IV.RAM 和 ROM 都需要进行刷新 A：仅 I 和 II  B：仅 II 和 III  C：仅 I,II，III  D：仅 II，III，IV 29. 冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是 ___C___ A．指令操作码的译码结果  B.指令和数据的寻址方式 C.指令周期的不同阶段  D.指令和数据所在的存储单元 30. 一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 xyz，其中 x 和 z 是 int型，y 为 short 型。当 x=127，y=—9 时，执行赋值语句 z=x＋y 后，x,y,z 的值分别是__D____ A．X=0000007FH，y=FFF9H，z=00000076H  B．X=0000007FH，y=FFF9H，z=FFFF0076H C．X=0000007FH，y=FFF7H，z=FFFF0076H  D．X=0000007FH，y=FFF7H，z=00000076H 二、填空题(本题共12小题，每空1分，共30分) 1. 移码表示法主要用于表示（浮点）数的阶码，以便于比较两个（阶码）的大小和（对阶）操作。 2. IEEE754标准，一个浮点数由（数符 ）、阶码E、尾数M三个域组成，其中阶码E的值等于指数的（ 真值）加上一个固定的（偏移量 ）。 3. 相联存储器不按地址而是按（内容）访问的存储器，在cache中用来存放（快表 ），在虚拟存储器中用来存放（ C  ）。 4. 双端口存储器和多模块交叉存储器属于（  并行）存储器结构，前者采用（ 空间并行 ）技术，后者采用（时间并行 ）技术。 5. 根据地址格式不同，虚拟存储器分为（ 段式 ）、（页式）、（段页式）。 6. CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它通常用若干个（机器周期  ）来表示，而后者又包含又若干个（时钟周期  ）。 7. 堆栈是一种特殊的数据寻址方式，它采用（先进后出）原理。按结构不同，分为（寄存器）堆栈和（存储器）堆栈。 8. CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序计数器）。 9. 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。 10. 广泛使用的（SRAM）和（DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。 11. 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储带宽）。 12. 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。 三、计算题一（本题10分） 用变形补码计算X+Y和X-Y，并指出运算结果是否溢出。X=－0.10011,Y=－0.10101. [X] 补=11.01101  [Y] 补=11.01011  [-Y] 补=00.10101     [X] 补=11.01101   ＋ [Y] 补=11.01011           10.11000(负溢出)       [X] 补=11.01101   ＋ [－Y] 补=00.10101             00.00010（无溢出） 四、分析题一（本题10分） 已知计算机指令字长为32位，其指令格式如下：     其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字： 1 X=000，D为直接操作数； 2 X=001，D为直接主存地址； 3 X=010，由通用寄存器R0提供主存地址； 4 X=011，D为位移量，由通用寄存器R1提供基址地址； 5 X=100，D为位移量，由通用寄存器R2提供变址地址（8位）； 6 x=101，D为位移量，有程序计数器PC提供主存地址；     其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字： 1) X=000，D为直接操作数； 2) X=001，D为直接主存地址； 3) X=010，由通用寄存器R0提供主存地址； 4) X=011，D为位移量，由通用寄存器R1提供基址地址； 5) X=100，D为位移量，由通用寄存器R2提供变址地址； 6) x=101，D为位移量，有程序计数器PC提供主存地址； 解： 1. X=000，D为直接操作数；无访存空间问题 2. X=001，D为直接主存地址；216－1 3. X=010，由通用寄存器R0提供主存地址；232－1 4. X=011，D为位移量，由通用寄存器R1提供基址地址；232－1 5. X=100，D为位移量，由通用寄存器R2提供变址地址；232－1 6. x=101，D为位移量，有程序计数器PC提供主存地址；216－1 五、分析题二（本题10分） 如图所示的模型机结构和数据通路，指令格式如下： Opcode(4位)      寻址方式（2位）        寄存器编号（2位） A地址（8位） Opcode(4位)      寻址方式（2位）        寄存器编号（2位） A地址（8位） 请用指令方框图写出指令JMP 偏移量 （指令完成PC+偏移量－>PC的功能），从取址到执行的全部微操作序列，说明该指令需要几个机器周期，需要访问内存几次及完成什么操作。PC用于存放当前指令的地址或下一条指令的地址，AR用于存放要访问存储器的地址，ALU为算术逻辑运算单元，用于进行算术运算和逻辑运算。DA1和DA2为两个暂存器，用于存放要送给ALU运算的数据，R0~Rn为通用寄存器，可存放中间数据或结果；IR用于存放当前要运行的指令。 六、分析题三（本题10分） 某处理器包含一个片内cache，容量为8KB,且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16MB，试说明： （1）Cache共分为多少组。 （2）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数。 解：块内地址4*32/8=16字节（1分） Cache容量 8KB=213字节（1分） b=4（1分）c=9（1分）r=2（1分） 可以划分为128组（1分） 内存容量为16MB =224字节（1分）T=13（1分） 主存标记 组地址 块内地址 13位    7位      4位 线                          订                          装