抢答器

西安邮电学院 数字电路课程设计报告书 ——数字抢答器 学院名称 ： 电子工程学院 学生姓名 ： 刘珊（31） 专业名称 ： 电子信息工程 班 级 ： 电子0803 实习时间 ： 2010年12月6日 —— 2010年12月17日 1、引言 抢答器一般是由主持人控制开关部分和选手抢答部分组成。当主持人按下开光抢答开始，倒计时开始倒计时，当有选手按键抢答时，则时间锁住，选手编号也锁住显示在显示器上。当无人回答时则显示选手编号的显示器显示无人回答。一般是通过74LS161,74LS148与74LS75这几个芯片来实现。本次设计就是用这些芯片，通过74LS161作为主持人开关及倒计时部分主要控制元件。而选手抢答及选手号的显示主要通过74LS75与74LS148作为主要元件控制的。 2、 系统设计 设计要求： （1）设计一个智力抢答器电路，设有四个按键，可同时供四名选手使用，分别用4个按钮D1~D4示。 （2）设置一个开关，具有系统清除和抢答控制的作用，该开关由主持人控制。 （3）抢答器具有锁存和显示的功能。既参赛选手按下抢答键抢答，锁存按键编号并在数码管上显示。 （4）抢答器具有定时抢答功能，且一次抢答的时间为10秒。当主持人启动"开始"键后，定时器进行计时。 （5）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，同时点亮绿色发光二极管并保持到主持人将系统清除为止。 （6）如果主持人未启动“开始”按键，既有选手抢答，则属于提前抢答违规，此时点亮红灯法官二极管以示警告。当抢答时间已过，仍无人抢答，则封锁所有按键，同时点亮红色和绿色发光二极管。 （7）选做内容：出现提前抢答违规时，在点亮红色发光二极管的同时，显示违规抢答人的编号。 数学建模： 模型建立设计要求和应用电路之间一个桥梁。数字电路的常用模型包括真值表和状态图。前者适用于电路状态变化顺序、循环情况；或者适用于电路状态的变化顺序，有可能产生分支的情况。抢答器属于电路状态的变化，因此采用状态图的方式是合适的选择。 （选手抢答显示） 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 2 3 4 时间显示为选手抢答时间 系统框图： 3、单元电路设计 （1）抢答锁存模块 抢答锁存模块完成两件工作： 第一 、接受抢答选手的按键信号，为最先按下的按键进行编号。 第二、锁存按键编号，阻止按键信号的输入，并将编号送往显示电路。 根据抢答锁存模块的任务，可知抢答锁存模块应包括编码单元和锁存单元两部分，起结构框图如下 选手抢答编号依次为1、2、3、4。编码单元的电路可以采用普通逻辑门进行设计，编码单元的输入输出关系如下： 按键输入 编码输出 状态输出 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 0 表中所示，按键输入部分为抢答选手按下的信息，值为1表示该键尚未被按下，值为0表示按键已被按下；编码输出时最先按下的按键进行的编号；状态输出表明是否已有选手抢答，值为1表示没有选手抢答，值为0表示有选手抢答。 注意：因为抢答过程只选择最快按下按键的选手，所以一旦发现最先按下的按键，抢答即结束，那么类似于0001,0010,0011…..这样的按键输入将无意义，因此在此表中不体现这些输入信号状态。 编码单元在实验中是通过中规模集成器件------优先编码器74LS148（8线-3优先编码器）来实现。 优先编码器 输入 输出 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 74LS148功能表 锁存单元电路设计的关键是必须能够将输入的编码保持住，直到下次抢答开始。因此，电路需要采用触发起进行设计，可以使用的触发器有RS触发器、D锁存器。本次实验采用的是由D锁存器集成的74LS75，如图下 H H H L L H L L H 保持 74LS75功能表 74LS75 锁存器的使能控制端是通过它的输出后四个信号的鱼反馈做为控制的 锁存器与编码器的链接电路如下 上图为选手抢答锁存模块，其中选手开关接在75锁存器的输入端D1,D2,D3,D4端。使其输出端Q1,Q2,Q3,Q4接148的I6,I5,I4,I3将选手的选择通过锁存器传到编码器148上。其中75的控制端E0-1,E2-3接入的输入控制信号是其本身75的输出Q1,Q2,Q3,Q4的与。将148的输出Y2,Y1,Y0接到数码管译码器上进行显示，由于48四位输入，故将高位接0，其它几位依次接入148的输出信号。 选手选择答题是接0，当无人回答时，75输入信号一直是0，其使能E端一直为高电平处于正常工作状态。当有人回答时，第一个人接入0，75的输入就会有底电平0出现同时输出也会有0出现。此时四个输出的与将变为0,这时E接入底电平处于保持态，选手号被锁住，数码管上显示所抢答的选手号，当第二个人继续按抢答开关时由于锁存器锁住的为第一个人的号，大二个人抢答无效，本次抢答结束。 （2）显示模块 显示模块不仅显示抢答选手的编号，还提供10秒倒计时的显示。对显示模块的要求是在抢答开始时立即启动10秒倒计时显示，在计时过程中如有选手抢答。则立即停止计时，同时将抢答人的 编号显示在选手编号显示上。 在系统框图中我们可以看到显示模块的结构框图，从图中可以看到，显示模块主要由时间显示和选手编号显示器组成。 时间显示器由时钟产生模块提供周期为1秒的计时脉冲，采用倒计时方式，使用74LS161（计数器）、74LS04（反相器）、74LS48（气短译码器）、数码管（共阴）等元件。参考电路如下 时间显示电路图 图中，P信号完成对时间显示的置数，E信号控制计时开始，NCO信号通过与门在10秒计时结束完成对按键输入的封锁。主持信号接在161清零端完成对时间显示的开关控制。 时间显示原理： 主持人接在161的清零端CLRN，主持人开关为打开清零端为0，系统处于清零态，打开输入1，计数处于正常工作态。置数信号接的是P(161输出的非的与非)，主持人开关未打开系统处于清零态，P值一直为0，当主持人开关打开计数器处于工作态中由于P信号为0植置入初始值0110，数码管显示9，进行倒计时。有两种信号出现时计数器要停止计数：第一，当时间由9倒计到0时无人回答计数器要停止计数。电路实现是通过CO的非接到ENP端，当数码管倒计数显示到0时，161计数到1111，此时CO进位值为1，非后为0，接到ENP端计数器处于保持态。计数停止。第二，在倒计数中当有选手答题时，计数停止。电路实现是通过E端信号控制，当有选手答题时，E端信号值为0，接到ENP端的值也就变成0，此时计数器处于保持态，选手答题时间被保持住显示在数码管上。显示模块的时间显示与时间停止通过这个电路实现。 选手编号显示器用来显示抢答选手的编号，编号信息由抢答锁存模块提供，该电路在抢答锁存模块的厚部分已经画到，它由74LS148和一只共阴数码管构成，如下图 选手编号显示电路图 （3） 违规判断模块 违规判断模块是用判断抢答是否有效的功能电路，由普通逻辑门和两个不同颜色的发光二极管（这里使用红色和绿色的发光二极管）构成。 如果正式抢答开始前，有选手抢答，属于提前抢答违规，红色二极管点亮； 如果抢答开始后10秒内，有选手抢答，属于有效抢答，绿色二极管点亮； 如果抢答开始后10秒内，无选手抢答，则属于抢答超时，绿色和红色二极管同时点亮。 根据前面抢答锁存模块和显示模块电路的分析，可以看出主持人开关信号K,，锁存单元75的 , ,显示模块的161的 有关，现列出描述违规模块逻辑关系的真值表如下： 输入 输出 K G（绿色） R（红色） 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 1 根据真值表得到表达式如下: 根据上述表达式设计出来的参考电路如下： 违规判断模块电路图 4、系统联调 本次抢答器电路在搭建中的连接，主要是四个模块的链接。主要是脉冲，倒计时，选手锁存，违规之间的连接。脉冲Cp接到倒计时的161的CLK上。选手锁存接到161的ENP上。违规时将主持人信号K，锁存模块的148上的 与倒计时中161的Co接触控制。这样整个电路就搭建成功。 5、设计 本次课程设计是抢答器控制电路的设计与实现。通过两周的设计完成了抢答器的基本功能。其中总结如下。 （1） 设计过程 电路原理的设计，首先应该将电路模块化，分模块分析设计，然后将模块电路连接。比如这次的抢答器电路设计，可以将其划分为抢答锁存模块，显示模块和违规判断模块。其中又可将显示模块划分为倒计时显示和选手号显示两个模块。这样就把复杂的抢答分为几个模块，将问题简单化。特别是在以后电路查错时方便查错。最后将各个模块连接。 （2） 电路连接调试 A 、首先根据原理图正确连线，连接和设计过程一样还是模块连接，完一个模块后测试完其功能确保无误后再进行下一个模块的链接。如倒计时模块连接成功后，先检测是否倒计时可以无误实现再进行下一个模块的链接。 B 、布局要合理，尽量减少连线距离。连线时要横竖连接，方便以后排错，每次连接完一电路后最好用万用表测试是否连接成功，确保没有出现虚接。 C 子系统模块连接成功后在进行子系统之间的链接。最后进行测试，当出现问题后可以分模块根据模块搭建进行排错，方便查错。 总结：本次课程设计使我对数字电路逻辑设计有的更进一步的学习，在设计抢答器的过程中对于各规模器件有了更进一步的学习，使对一些器件比如161,148等的扩展位使用更加熟练。同时在进行电路搭建中发现了理论与实际的差距，当理路仿真无误后在电路搭建中仍会出现很多想不到的问题，比如漏接，芯片有问题。通过这次课程设计对于硬件在实际电路中的搭建中的排错有了更清楚的认识。很多问题都需要用万用表排查。通过电路的搭建使自己学会了严谨的电路搭建，学会了排错的处理。总的来说通过这次课程设计学会了很多实际操作的技巧，加强了数电的学习。 6、 参考文献。 <<数字电路逻辑设计>>   ----------------------------------高等教育出版社 王毓银编 <<数字系统设计——数字电路课程设计指南>> --------北京邮电学院出版社 高书莉编 违规判断模块 显示模块 时间显示器 时钟产生模块 编码单元 选手编号显示 抢答储存模块 储存单元 抢答选手开关按键 PAGE 9 _1353769379.unknown _1353770021.unknown _1353771025.unknown _1354386945.unknown _1354386986.unknown _1354387559.unknown _1354387728.unknown _1354386963.unknown _1353845454.unknown _1353846498.unknown _1354386931.unknown _1353846807.unknown _1353845336.unknown _1353845358.unknown _1353770919.unknown _1353770943.unknown _1353770961.unknown _1353770928.unknown _1353770078.unknown _1353770092.unknown _1353770036.unknown _1353769607.unknown _1353769628.unknown _1353769652.unknown _1353769671.unknown _1353769689.unknown _1353769705.unknown _1353769994.unknown _1353769693.unknown _1353769674.unknown _1353769667.unknown _1353769641.unknown _1353769649.unknown _1353769638.unknown _1353769614.unknown _1353769617.unknown _1353769611.unknown _1353769586.unknown _1353769592.unknown _1353769596.unknown _1353769589.unknown _1353769575.unknown _1353769582.unknown _1353769383.unknown _1353769066.unknown _1353769256.unknown _1353769352.unknown _1353769371.unknown _1353769374.unknown _1353769366.unknown _1353769265.unknown _1353769347.unknown _1353769262.unknown _1353769239.unknown _1353769249.unknown _1353769253.unknown _1353769245.unknown _1353769135.unknown _1353769232.unknown _1353769088.unknown _1353766023.unknown _1353768969.unknown _1353769024.unknown _1353769047.unknown _1353769007.unknown _1353768925.unknown _1353768944.unknown _1353768890.unknown _1353765730.unknown _1353765971.unknown _1353765993.unknown _1353765942.unknown _1353765686.unknown _1353765714.unknown _1353765663.unknown