炙手可热的NAND flas1

炙手可熱的NAND flash 如果說市場上的mini SD儲存卡十有八九採用的是NAND flash晶片，這並非言過其實，而大容量的儲存卡幾乎隨手可得，基於NAND flash的儲存晶片更越來越多的嵌入到數碼產品中，NAND flash的銷售狀況可見一斑。出於對NAND flash需求旺盛，一直走NOR flash線路的Intel和Micron也從2006年底開始投片生產NAND flash，與傳統的NAND晶片廠商Samsung、Sandisk、Toshiba、hynix分割NAND flash市場；SanDisk更在中國（上海）建立第一個工廠用於生產SiP的NAND flash晶片以滿足市場的需求。有產業報告預示，出於2007年底節日旺季的帶動，NAND flash製造商還將持續贏利。 NAND flash近期市場表現以及發展趨勢 根據DRAMeXchange研究報告顯示，2007年第三季度NAND flash memory的營收總計為38.94億美圓，比第二季度增長36.8%。除了Samsung、Toshiba之外，Hynix、Micron和Intel的表現也很搶眼，見表1。可以看到samsung與toshiba仍然位居前列。 表1：2007年第三季度NAND flash排名 另外，iSuppli的數據也顯示出於對NAND flash的旺盛需求，二線製造商的贏利也普遍增長，Hynix第三季度的贏利為8.06億美圓，比第二季度提升了79%；Mcron第三季度的贏利為2.85美圓，比第二季度提升了75.5%；Intel第三季度的贏利為1.32美圓，比第二季度提升了47.9%。雖然兩研究機構給出的資料有差異，但是他們都可以顯示出同一個結論：NAND flash賣的很旺。 NAND flash連續幾年的發展勢頭要歸功於支援mp3功能的手機、數碼相機、以及諸如iPod的多媒體播放器、PDA的儲存容量不斷提升，因此無論是內建在手機主板上的memory晶片，還是外置的儲存卡也隨之大幅增加。同樣為flash儲存體的NOR則因為成本等方面的原因，其贏利從2005年開始首度被NAND超越，並且有相關的報告顯示NAND flash已經成為像Samsung、Hynix廠商的主要贏利部門。 在最終產品方面，儲存卡扮演著主要角色，根據Garner的報告稱，以1Gb容量NAND晶片為計算基礎，07年運用在儲存卡的NAND flash晶片便高達1.9億顆，占NAND晶片運用的2.4%，就連相關運用產品的專利費也相當驚人，業界估計高達上億美圓。而無論是NAND還是NOR，flash memory都在傳統的電腦市場繼續深入到不同的終端產品中，周邊廠商也在開發不同技術以迎合這種趨勢，比如微軟的Vista作業系統支持兩種flashReadyboost和readydrive；比如Intel利用Robson代碼在其主板上支援兩種flash；再比如在近期出現的固態硬碟（solid state drives）也採用flash構建；混合硬碟（hybrid hard drives）採用flash作為緩衝。所有這些電腦技術的革新最終使得電腦的引導（boost）速度越來越快，並且可以預見的是，隨著flash在電腦中更多的運用，電腦的使用將更可靠、穩定。 就生產工藝而言，Flash的製作工藝在朝著50納米的方向前進。單獨就NAND flash而言，目前就出現了基於50+納米工藝8Gb、16Gb顆粒的NAND flash，它正逐步取代60+納米的4Gb顆粒的NAND flash。另外，大部分flash製造商由過去的SLC（單層單元結構）轉向採用MLC（多層單元結構）生產。以1GB容量的micro SD卡為例，較多的儲存卡採用兩顆4Gb顆粒晶片封裝。隨著50+納米技術的成熟，有望將來可以使用一顆8Gb的晶片封裝製作1GB microSD，基於這個原因1GB microSD的價格有望降低。也有觀點認為，現今的50+納米製程還不成熟，基於8Gb、16Gb顆粒的NAND flash的成品良率還優待提升，在後面也會講述50+製程所面臨的挑戰。 NAND flash與NOR flash 大家都知道，Flash memory的實現技術主要有AND、NAND、NOR和DINOR幾種類型。它們之間的區別見表2。目前以NAND和NOR為主流，NOR技術是由Intel公司1988年首先推出，NAND技術是由東芝公司1989年發明，關於NAND和NOR，二者各有優勢和不足。 表2：不同flash技術之間的比較   1、NAND和NOR的cell結構比較 cell可以理解為儲存體的最小單元電路，大量cell組成的陣列arry就構成了儲存晶片的主體。由於cell arry結構的差異，導致NAND flash與NOR flash在尺寸、資料讀寫速度、製造成本的區別，NOR工作電壓低、隨機讀取快、功耗低、穩定性高；而NAND則寫回速度快、晶片面積小，製作成本低，因此在大容量儲存方面NAND具有明顯的優勢，表3顯示了NOR與NAND在cell結構上的不同。在運用領域方面，簡單的說，NAND適用於資料儲存，NOR則多用於程式碼的高速訪問，並且支持程式在晶片內部運行。NOR與NAND的差異也可以通過圖1反映出來，從圖中可以直觀的看到NAND flash的cell尺寸比NOR小，這樣在同樣晶片面積下，NAND能夠做到更大的容量。 圖1：NOR與NAND的cell差別   表3：NOR與NAND的cell結構 2、NAND的工作原理（儲存、定址方式等） 在對晶片進行儲存、讀取的時候，頁（page）是NAND中的基本存貯單元，一頁一般為512個位元組（byte），多個頁面組成塊（block）。不同記憶體內的塊內包含不同數量的頁，通常以16頁或者32頁比較常見。塊容量計算公式比較簡單，就是頁面容量與塊內頁面數的乘積。根據Flash Memory容量大小，不同記憶體中的塊、頁大小可能不同，塊內頁面數也不同。例如：8MB記憶體，頁大小常為512B、塊大小為8KB，塊內頁面數為16。而2MB的記憶體的頁大小為256B、塊大小為4KB，塊內頁面數也是16。NAND記憶體由多個塊串列排列組成。實際上，NAND型的Flash Memory可認為是順序讀取的設備，它僅用8比特的I/O埠就可以存取按頁為單位的數據。NAND在讀和擦寫文件、特別是連續的大文件時，速度相當快，但隨機存取速度則比較慢，因為它不能按位元組寫。目前，NAND型記憶體的價格如今已經不算昂貴，且仍呈下降趨勢。NANDFlash設備易有壞塊，為了補償可能存在的壞塊，通常在設計、生產時在規定的存儲容量外另附加約2%大小的額外存儲空間。NAND Flash用一個控制器管理壞塊，當出現壞塊控制器將數據轉移到預定空閒存儲區間，該過程對用戶是透明的。在定址方面，NAND的位址也對應的分為三部分：塊號、塊內頁號、頁內位元組號。在NAND裏一次資料訪問過程通常經過三次定址，先後確定塊號、塊內頁號和頁內位元組號，至少佔用三個時鐘周期，因此隨機位元組讀寫速度慢。它定址方式可以參考圖2。 圖2：NAND flash的存取原理 3、NOR的工作原理（儲存、定址方式） NOR的存儲構架與PC機中的記憶體條技術類似，是一種並行的構架。這就要求NOR的位址線要足夠多，且存儲單元是並列排布，可以實現一次性的直接定址。數據線（或者位址線）寬度大帶來的一個好處是，即使容量增大，它的數據定址時間基本上是一個常量。但由於cell尺寸的影響，單個晶片的存儲容量提高困難，整個NOR晶片的存儲容量較同時期的NAND小。過去NOR多採用單層存儲單元排列，如今Intel公司採用多層存儲單元（multi-level cell）排列技術，以此提高單位面積記憶體的容量。另外Intel還計劃採用提高晶片集成度的來提高NOR類型記憶體的容量。NOR中多個存儲單元是並行連接起來，可以允許特別快的實現隨機位元組訪問。 在編程、擦除方面，NOR flash可以單字節或單字編程，但不能單字節擦除，必須以塊為單位或對整片執行擦除操作，在對記憶體進行重新編程之前需要對塊或整片進行預編程和擦除操作。從器件結構來看，編程時，存儲單元內部的電荷向電晶體arry的float gate移動，電荷聚集，從而使電位從1變為0；擦除時，將float gate上的電荷祛除，便從0變為1。NOR flash的擦除有三種，參見圖3。 圖3：NOR flash的擦除方式 4、其他flash技術的簡介 DINOR技術是三菱和日立發展的專利技術，它與NOR一樣具有快速隨機讀取功能，按位元組隨機編程的速度低於NOR，而塊擦除的速度快於NOR。在編程和擦除時電荷移動的方向與NOR相反。AND是日立公司的專利技術。它同樣支援大容量的儲存，在早前，日立利用雙密度封裝DDP，將2片512Mb晶片疊加在1片TSOP48的封裝內，形成1Gb晶片，但這種技術仍然不能與發展了多年的NAND相比。 5、小結 總之，在資料傳輸速度上，NOR無論是在隨機讀取還是連續傳輸速度上都比NAND快，但相對而言，在連續大數據傳輸速度上，二者差異較小。從產品成本來看，NOR Flash的平均每MB成本是NAND Flash成本的三到四倍，成本價格差異明顯，特別是容量越大NAND的這種優勢就越明顯。就市場需求而言，對大容量記憶體的需求大於對資料讀寫速度的需求，因此NAND的銷售量比NOR大，且增長速度也高一些。 50+納米製程所面臨的難題 有報道稱，三星電子於07年12月宣佈在美國德克薩斯州的生產設施已經開始大批量生產50納米NAND快閃記憶體晶片，這意味著flash的生產已經到了50+納米的時代。伴隨著工藝精度越做越小，控制晶圓顆粒和污點（defect）成為高成品率的關鍵。 超潔淨的預加工和平整晶圓表面被認為是製程中最關鍵的兩個步驟，它們所面臨的難度也是顯而易見的。flash memory要採用什麼樣的潔淨工藝取決於器件的結構和產品集成方案。跟其他半導體器件不同的是，flahs memory在清潔要充分考慮其獨特的結構，即floating gate。通常在製作過程中採用回蝕（etchback）控制gate有效氧化區域的厚度。氧化區域的厚度將會影響耦合率和cell電晶體的閾值。濕回蝕（wet etchback）工藝的難題就在於怎樣使晶圓和最終的晶片具有一致的結構，以及怎樣形成堅固的氧化物。 gate為多層結構，不同層為不同的物質，其中包括管道氧化體、聚乙烯矽浮動gate、inter-poly絕緣體、聚乙烯矽控制、gate電極金屬。清潔工序要做到對gate的損害最小化。為了提升cell電晶體的耦合率，通常採用基於inter-poly絕緣體的高K值以實現40nm的精度，潔淨工序同時也要考慮到減少對這些高K值材料的損毀。 目前，就算最好的設備，也不能檢測納米級的晶圓污點。這些沒有被檢測到的污點在後期生成的菲林中又會生成更多的污點，因此在生成菲林之前更需要適當潔淨處理。還有一個問題是，薄膜菲林在沈澱過程中，也可能有部分原子級的顆粒會最終變成污點。 在晶圓方面，既然整體的和局部的平整工序迫切需要安全的平版印刷技術，CMP工藝的數量就隨之增加。在CMP之後的潔淨過程中，泥漿顆粒和殘渣必須清楚乾淨。在NAND flash儲存體裏，位線（bit line）採用一種被稱之為“damascene”的方法進行構造，CMP要快速的清除金屬物以避免受到污染。 NOR與NAND運用的演變 flash memory技術的選型會給手持設備、嵌入系統和可移動數據儲存卡市場造成影響。下面將討論NOR和NAND　flash存儲技術的運用趨勢。 1、DDR與NOR flash memory 蜂窩手持製造商都需要將產品快速的投入市場，並且希望設計出兼顧成本和性能的方案以迎合蜂窩手機對音樂、視頻服務的資料傳輸標準，比如3G/UMTS和HSDPA。這就需要手機記憶體的介面具備高速的傳輸能力，並且這個非易失性標準介面方案最好能提供高性能、流水線操作、同步接入以及與DRAM相容的介面。綜合這些性能的一個折中策略是利用和設計一個通用的儲存介面和執行bus，比如移動DDR，它將同時簡化易失性和非易失性記憶體的手持OEM儲存晶片的子系統。移動DDR flash/DRAM協定和標準將提供一個不同的模組、，每個byte lane具備的源同步資料選通（strobe），以及設置輸出驅動匹配等等，這些有利於提高所有的記憶體的系統屬性。 採用通用的記憶體執行bus，對於單控制器來說，可以簡化晶片組的設計，見圖4；並且，當DRAM和flash記憶體在同一個頻率下工作時，可以減少引腳的數量。這也可以提升運用系統的回應時間。採用通用的雙數據率（DDR）介面使得不同記憶體類型之間可以進行流水線操作，這充分利用bus的性能。 圖4：採用通用執行bus的記憶體結構 技術選型的一個好處是使得移動DDR與flash記憶體介面提供了可能。Samsung從1997年開始已經開發並提議了許多類似於DRAM與NOR、NAND flash記憶體進行介面的方案，Micron在2007年也提出了“synchflash”的方案。目前成熟的65nm技術node提供了許多技術優勢使這種flash產品成為可能。更加小的flash memory尺寸和銅線交叉產生為512Mbit和1Gbit die尺寸奠定了基礎。HPT提供了快速的週邊速度，這正是高速解碼所需要的，同時快速的raw/colum選擇也需要HPT的提升。同時快速的DDR流水線結構也使這部分的實現提供了可能。 Flash記憶體不具備DDR DRAM那樣的讀取帶寬。但是採用創新型的結構，通過高速定址、解碼和感應技術的槓桿作用，可以實現高性能的移動DDR flash memory。圖5通過流水線式和非流水線式的bus方案比較，來說明流水線操作是實現這一類型元件的關鍵，這種結構區別于現今的同步burst模式的器件。因為流水線操作比較充分的利用了所有記憶體件之間的資數據bus，並且在其他器件使用資料bus的時候空閒的器件能感應它們的初始數據。如果感應到初始數據，並且這些初始數據被鎖存，那麼並發的雙倍的數據將滿足子系統的性能要求。 在結構的電路採用NOR的一個好處是，它能使晶片的結構和最終的設計能利用NOR在row陣列上的高速傳輸特性，以及感應的低功耗。在圖5中描繪了一種基於NOR的定址和選擇方案，以及SDRAM類型的定址介面。 圖5：流水線和非流水線式的時序和利用 圖6：三階段移動DDR定址方案 圖6所描述的電路工作原理大致是這樣：記憶體控制器傳遞一個（三階段）陣列位址到記憶體。通過ACTIVE1指令，row位址的一部分（通過位址引腳驅動）被存在row位址寄存鎖存器（圖中的RA1） 。在接下來的ACTIVE2指令裏，row位址的剩下部分有位址引腳驅動。由兩部分地址唯一確定儲存陣列中的一行（row）。指令ACTIVE2的另外一個作用是使內部的感應電路將數據傳輸到由BA1和BA0確定的緩衝器裏。在一個讀（read）或者寫（write）的指令作用下，BA1和BA0選擇一個row緩衝器，然後由位址驅動引腳的信號確定一個列（column）位址以選擇read-burst或者write-burst的啟動字。當預先設定的row緩衝器裏已經包含了數據，ACTIVE2指令可以是任意的。 前面提到，位址引腳（BA1和BA0）的作用是控制複用器選擇一個row緩衝器。然而，這些BA引腳並不是由陣列解碼器來驅動，它也不能選擇陣列中的某一部分。還有，BA的數值可以是任意的邏輯位址。 2、非易失性硬碟緩衝（Non-Volatile Memory Disk Cache） 近幾年，平版印刷技術的進步使得CPU的性能在過去10年來飛速的提升，同時硬碟基於驅動機械結構的讀/寫延遲沒有得到好的解決。這種滯後導致了資料帶寬的不對稱，並限制了硬碟傳送到CPU的數據傳輸速度，見圖7。增加額外的系統DRAM無疑會增加系統的成本和功率損耗。通過在HDD與CPU之間利用非易失性記憶體，以解決硬碟讀寫操作當中的延時問題，圖8顯示這種機制的結構。 圖7：跟CPU相比，HDD的性能並沒有顯著的提升 圖8：新型的NAND flash硬碟緩衝的分層結構 新型記憶體的分層結構包括適當密度的NAND。更快的NAND讀寫能力為使硬碟的讀寫操作在同一單元電路中實現提供了可能。NVM緩衝電路可以向CPU更快的傳輸數據，在進行讀寫的同時還可以增加CPU的空閒時間。另外，由於引導文件和數據儲存在NAND緩衝器裏，從而加快了引導的進程和速度。表4顯示了對緩衝進行讀寫和硬碟驅動器具備寫能力是怎樣節省電池的功耗的。 表4：基於NAND緩衝的硬碟與普通硬碟的比較 Intel在開發這種結構的同時，也對應的開發了ASIC控制器來更加好的發揮NAND的作用。圖9給出ASIC與NAND連接的簡單示意圖。通過軟件的驅動，ASIC控制器通過PCI-E bus與外部的PC平臺連接，並且能實現可靠的緩衝器控制。 圖9：NVM硬碟緩衝ASIC與NAND flash的連接 UFS標準將使NAND flash更加普及 UFS是由JEDEC（連接器件工程委員會）制定的標準，它面對可記憶體卡和嵌入式儲存產品，相關的規範將於2009年完成。據稱，UFS將提高快閃記憶體記憶體的速度與性能，而且更加重要的是，它可以在不同的消費電子產品之間自由的儲存資料，現有的快閃記憶體提取4G的高清電影需要3分鐘的時間，而UFS規範可以將這一時間縮短到數秒鐘。諾基亞、三星、索尼愛立信、德州儀器、Spansion、意法半導體與美光都希望藉由UFS標準的推動，讓快閃記憶體能在手機市場中迅速普及，因此可以預料UFS有望成為手機儲存卡的統一標準。這個標準的出臺無疑對flash memory行業有著推動作用，它將使得基於flash終端產品之間的相容性大增，同時也可以縮短產品的開發周期，讓flash運用的層面更加廣泛，無論是對於flash製造商還是終端產品商都有利。 製作更小、更快、更高密度的記憶體 由於NAND flash在大容量儲存方面具有高密度、低成本的優點，使得它被廣泛的使用。然而製造商和開發商們並不滿足現狀，他們試圖通過不同的結構、不同的技術來開發新型的記憶體，借此來獲得更大的容量。雖然這些技術還停留在實驗室裏或者還是原型機階段，但是一旦他們在大批量生產中得以實現將會掀起儲存市場的另一個高峰。 1、phase change memory（PCM） 2005年，IBM、infineon與macronix宣佈聯合開發PCM，也有人稱之為PRAM，這種技術採用novel原理，即通過將特殊材料（硫族化物或者其他物質）由非晶體狀態到晶體狀態的改變來實現電荷的移動，並利用這個特性儲存數據。在早期，這種技術就顯示出它的潛力，根據資料顯示，PCM概念樣品在讀寫的速度上比目前的Flash快閃記憶體要快500倍，而電力消耗卻僅為一半。在體積上PCM也要輕小得多，大概為3-20納米，並且它會比現在的快閃記憶體擁有更長久的使用壽命，可以讀寫超過10萬次以上。根據ITRS預測，PCM的Cell Size於2011年將小於NOR Flash，未來可望大規模取代NOR Flash市場。對於PCM投入比較多的是Intel和Ovonyx公司，使用特性上，PCM斷電後資料仍可留存，再次寫入前需要進行抹除程式，不過存取速度方面較不如FRAM、MRAM等（見後文）其他新興記憶體，然諸多特性仍比Flash理想，因此PRAM預計會積極發展成取代Flash的產品。圖10為顯示了臺灣工研院開發的“相變化記憶體”晶圓片。 2、3D memory封裝技術 Samsung在2006年利用它的TSV技術開發的WSP封裝，並且將這種封裝技術運用在它的儲存晶片生產中，用於提升cell的空間密度。現有的MCP技術使用焊接線法互連晶片，所以在裸晶之間需要寬達數十微米的垂直間距，而封裝板上的水平距離則需要上百微米的寬度，才能容納這些焊接線。比較起來，WSP則採用在晶矽之間垂直打出微米大小孔洞的方式來直接連接電路，如此一來，便不需要額外的間隙，也不會發生焊接線從裸晶旁邊凸出的狀況。由於具備這些優點，WSP的面積縮小了15%，而且比起同等級的焊接式MCP封裝，厚度更少了30%。 3、其他新興的儲存技術介紹 （1）RRAM也稱ReRAM，全稱Resistive RAM，中文譯為電阻記憶體，投入RRAM研究的業者有Infineon、Sharp、Samsung、Fujitsu、Spansion、Macronix、Winbond等。RRAM使用強相關（Strongly Correlated）電子類的材料（如NiO、PCMO等）製作，這類型的材料具備CER（Colossal Electroresistance）的特質效應，即是對材料施壓電壓脈衝後，材料的電阻阻值會發生劇烈改變，使材料成為高阻值；反之，若從另一個方向施加電壓脈衝則會使材料轉變成低阻值，運用阻值高、低的兩種狀態來儲存位元元資料。 （2）FRAM/F-RAM也稱FeRAM，全稱為Ferroelectric RAM，中文為鐵電記憶體，投入FRAM研究的業者主要有Fujitsu、Sony、Seiko-Epson、Ramtron、TI、Samsung、Matsushita、Oki、Hynix、Toshiba、Infineon、Hynix、Symetrix、Microtronix等。FRAM是運用鐵電材料（如PZT、SBT、BLT等）的鐵電性（Ferroelectricity）、鐵電效應（Ferroelectric Effect）來記憶資料，一旦對鐵電材料施加電場，即可用材料本身的遲滯特性來儲存代表0或1的極化值，此外可施加較大的矯頑電場來清除極化值。 圖10：臺灣工研院展示的“相變化記憶體”晶圓片 （3）MRAM全稱為Magnetoresistive RAM，中文為磁阻記憶體/磁電阻記憶體，IBM、NVE、Cypress、Infineon、Motorola/Freescale、TSMC、ITRI、NEC、Toshiba、Honeywell、Renesas、Sony等，Micron原先有投入但之後退出。若說PRAM是運用與可重復燒寫光碟相同的材料及特性來記憶，則MRAM則是運用與硬碟相同的磁性材料與硬碟讀寫頭相同的巨磁效應（Giant magnetoresistance；GMR）特性來記憶。MRAM是透過電流流向的改變來改變磁性材料的磁性偏轉，當偏轉都朝一致方向時則視為1，反之若無一致方向則為0，磁向一致則偵測電流容易通過，反之則不容易通過，即是透過磁阻性來控制電阻性，以電阻性的高低來判別記憶內容是0還是1。 （4）NRAM全稱為Nano-RAM，也稱CNT Memory（奈米碳管記憶體），CNT即Carbon Nanotube（奈米碳管），NRAM屬於Nantero公司的獨有技術。NRAM的原理是在兩個上端電極間設置若干條奈米碳管，而碳管下端亦有個較低窪的電極，若兩個上端電極間僅施加低電壓，則碳管會呈現緊拉狀態，不會與下端的低窪電極接觸，如此量測上端電極與下端電極間的電流，將沒有電流流通。反過來，若兩上端電極間施加高電壓，碳管將會鬆弛而垂下，與下端電極觸碰，如此再次量測上下端電極間的電流將有電流流通，如此碳管的鬆緊狀態即可用來儲存0、1數據。 （5）TTRAM全稱為Twin Transistor RAM，Z-RAM則為Zero capacitor RAM，前者由Renesas提出，後者由瑞士Innovative Silicon提出。TTRAM與Z-RAM使用相同的原理，事實上也就是傳統DRAM的原理：以電容電荷來儲存0、1數據，不過結構上異于傳統DRAM，傳統DRAM是在電路設計時刻意設計上用來儲存電荷的電容，而TTRAM與Z-RAM則直接取用矽絕緣（SOI）制程所加入的絕緣基板的副效應來做充當電容。