高速低抖动全差分CMOS锁相环的研究设计

高速低抖动全差分CMOS锁相环的研究设计 (z S2 8 5I 3 单位代码:10005 分类号:TN4 学 号: $200727021 密 级:公开 北京工业大学工学硕士学位论文 目 题 高速低抖麴全差盆幽S毯担巫的研究递让 。 英文并列 题 目 迥坠竖兰鲤QE丛!鲤墨,星婴?L鲤II卫壁,照丛 DIFFERENTIALCMOSPHASELOCKEDLOOP 研究生姓名: 塑造洼 研究方向:攫拯塞盛电路 工程领域:邀电王皇固签鱼王堂 导师姓名: 职称: 熬攫 王皇巨 学位授予日期: 论文提交日期:(2Q!Q生?旦 授予单位名称和地址: jg塞直塑圈匡垩垂圄!墨 jE塞王些态堂 ^ 1 k ,l驯嘴泌 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 魏槲嗍赳、, 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即:学校有权 保留送交论文的复印件，允许论文被查阅和借阅;学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 签名: 日期:塑斗 翮躲弛 ? ^ ,^ 摘要 摘要 锁相环频率合成器现在日益广泛地应用于通讯、微处理器系统中，并且随着 集成电路的发展以及SOC技术的出现，己经成为超大规模集成电路中不可或缺 的模块。特别是无线通讯、高速处理器等领域，对锁相环电路的性能提出了越来 越高的要求，锁相环电路工作在高速环境下己成为当前的一大挑战。 本文在对锁相技术的发展历史和研究现状调查的基础上，从锁相系统的工作 原理入手，分析了锁相环的数学模型。随后分析了锁相环稳定性、动态特性和噪 声特性，得出了系统环路参数选择的原则，为后续电路设计和版图设计奠定理论 基础。然后在电路结构上分析了传统电路实现的优缺点，并采用新的电路结构。 主要有采用新的PFD电路结构，该结构避免了为消除死区效应而加大reset控制 信号延迟时间所带来的丢掉时钟沿现象:采用新的电荷泵结构，用电阻代替传统 的MOS管，消除了闪烁噪声带来的影响;采用全差分regulator代替传统的单端 相结合的方式实现计数器。 锁相环采用SMIC0(13u(m，1PSM 单层多晶硅八层金属 ，1(2V混合信号 Jitter约为 频率为2(5GHz时，锁定时间小于20鄙，功耗为25mW，前仿RMS 7(4 ps。 关键词锁相环:高速:电荷泵;全差分环路滤波器: 北京工、?大学工学硕l:学位论文 Abstract Phaselocked hasbeen in widlyimplemented loop PLL frequencysynthesizer communicationand the modulein ithasbecome microprocessorSystem，and required theVLSI withthe and in ofIC SOC the along developmen technology(Especially ofwireless and realm communication hi【gh higherrequirements speedprocessor,the forPLLcircuit is PLLcircuit on performance performance proposed(Therefore，the the conditionischal high-speed lengedcurrently( itscurrent BasedontheresearchforthePLL and the state， from technologyhistory ofhowit thesis themathematicsmodelofPLL(The works，this perspective analyzes noisecharacteristicsofthePLLarelater characteristicsandthe stability,the dynamic the of the ofthe loop， which analyzed。Weget pricipleschoosingparameterssystem thetheoreticalfoundationforcircuit and that， lays designinglayoutdesigning(After the and ofthetraditioncircuitstructuresare disadvantages analyzed，and advantages newcircuitstructuresare next outallthemain gives proposed(Theparagraph improvements( Thefirst is anewPFDcircuit canremovethe structure，which improvementadopting without the of clock the deadzone edgeby bringingphenomenamissing prolonging timeoftheresetcontrol second is resistors delay signal(Theimprovementusing insteadofthecurrentsourceMOS-FFETsinthe eliminatesthe charge pump，which offlickernoise(Thethird is a differential impact improvementusingfully regulator butnota forthe furtherreduces noise on VCO，which single powersupply impact VCO(Thelast is thatthedivideris constructoflow improvement speed DFFwhichisbased onTSPCstructure( D-flip―flop DFF andhighspeed 0(1 TheCPPLLis inSMIC 1P8M1(2VmixedCMOS 3I_tm designed signal technology( IP is Thediesizeofthecoreis reference 4001am幸4001(tm(Wheninput frequency is timeislessthan 2(5GHz，the 25MHz，outputfrequency locking 201(ts， thepower no is4(63 is morethan rmsitterof 25mW,besides，the consumption j pre―simulation at2(5GHz ps outputfrequency( Filter Words Differential PLL;High Loop Key Speed;ChargePump:Fully ? 目 录 皇量曼葛鼍葛I一_一I一一(I鼍皇曼寰量鼍曼皇曼墨量置鼍曼曼鼍曼蔓 皇蔓曼皇寰寰皇曼曼璺曼皇曹量皇皇量量 目 录 摘要„„„„„„„„„„„„„„„„„一(„„„((I I Abstract((((((((((((((((((((((((((((((((((((((((((((((((((((((((( ((I 第1章绪论„„„„„„„„„„„„„„„„„„(1 1(1 课题背 景„„„„„„„„„„„„„„„„„„„„„„„„„。l 1(2 国内外研究现状及挑 战„„„„„„„„„„„„„„„„„„„((2 1(3 锁相环的研究热 点„„„„„„„„„„„„„„„„„„„„„。4 1(3(1 频率范 围„„„„„„„„„„„„„„„„„„„„„„„(4 1(3(2频率分辨率„„„„„„„„„„„„„„„„„„„„„„5 1(3(3捕获时间„„„„„„„„„„„„„„„„„„„„„„„5 1(3(4频谱纯度„„„„„„„„„„„„„„„„„„„„„„„(5 1(3(5面积和功耗„„„„„„„„„„„„„„„„„„„„„„6 1(4 课题的主要研究内 容„„„„„„„„„„„„„„„„„„„„一6 1(5 论文结 构„„„„„„„„„„„„„„„„„„„„„„„„„((7 第2章 电荷泵锁相环的工作原理„„„„„„„„„„„„(9 2(1 电荷泵锁相环的基本结构及组成模 块„„„„„„„„„„„„„„9 2(1(1鉴频鉴相器 PFD „„„„„„„„„„„„„„„„„„„10 2(I(2电荷泵 CP „„„„„„„„„„„„„„„„„„„„„((12 2(1(3环路滤波器 LPF „„„„„„„„„„„„„„„„„„„14 5 2(1(4压控振荡器 VCO „„„„„„„„„„„„„„„„„„。1 8 2(1(5分频器 Divider „„„„„„„„„„„„„„„„„„„„1 2(2 电荷泵锁相环系统的线性模 型„„„„„„„„„„„„„„„„18 2(2(1 二阶电荷泵锁相环频率合成 器„„„„„„„„„„„„„((20 2(2(2三阶电荷泵锁相环频率合成器„„„„„„„„„„„„„。22 2(3 本章小 结„„„„„„„„„„„„„„„„„„„„„„„„„(25 电荷泵锁相环的噪声分析„„„„„„„„„„„„27 第3章 3(1 时间抖动和相位噪 声„„„„„„„„„„„„„„„„„„„„28 3(1(1时间抖动„„„„„„„„„„„„„„„„„„„„„„((28 3(1(2相位噪声„„„„„„„„„„„„„„„„„„„„„„一30 3(1(3时间抖动与相位噪声的换算„„„„„„„„„„„„„„((32 3(2 锁相环系统的相位噪声分 析„„„„„„„„„„„„„„„„„(33 3(3 抑制抖动的方 法„„„„„„„„„„„„„„„„„„„„„„34 III 北京工、Ik人学工学硕卜学位论文 3(4 本章小 结„„„„„„„„„„„„„„„„„„„„„„„„„35 第4章 电荷泵锁相环的电路设计„„„„„„„„„„„„37 4(1 参数的选取和设计方 法„„„„„„„„„„„„„„„„„„„37 4(2 鉴频鉴相器的设 计„„„„„„„„„„„„„„„„„„„„„39 4(2(1鉴频鉴相器的电路设计„„„„„„„„„„„„„„„„„39 4(2(2鉴频鉴相器的瞬态仿真„„„„„„„„„„„„„„„„((4l 4(3 电荷泵的设 计„„„„„„„„„„„„„„„„„„„„„„„42 4(3(1 电荷泵的电路设计„„„„„„„„„„„„„„„„„„((42 4(3(2 电荷泵的噪声仿 真„„„„„„„„„„„„„„„„„„。44 4(4环路滤波器的设计„„„„„„„„„„„„„„„„„„„„„44 4(5 压控振荡器的设 计„„„„„„„„„„„„„„„„„„„„„45 4(5(1环形压控振荡器分类„„„„„„„„„„„„„„„„„。45 4(5(2单端环形压控振荡器„„„„„„„„„„„„„„„„„((46 4(5(3压控振荡器的电路设计„„„„„„„„„„„„„„„„。48 4(5(4压控振荡器的瞬态仿 真„„„„„„„„„„„„„„„„((50 4(6 电源调节器的设 计„„„„„„„„„„„„„„„„„„„„„5l 4(6(1 电源调节器噪声环路分析„„„„„„„„„„„„„„„。52 4(6(2 电源调节器信号环路分析„„„„„„„„„„„„„„„((54 4(6(3 电源调节器的参数选取„„„„„„„„„„„„„„„„„55 4(7分频器的设计„„„„„„„„„„„„„„„„„„„„„„„(57 4(7(1分频器的电路设计„„„„„„„„„„„„„„„„„„((57 4(7(2分频器的瞬态仿真„„„„„„„„„„„„„„„„„„。57 4(8 锁相环的整体性 能„„„„„„„„„„„„„„„„„„„„„(58 4(8(1 锁相环的瞬态特性仿 真„„„„„„„„„„„„„„„„((58 4(8(2锁相环的相位噪声特性„„„„„„„„„„„„„„„„„63 4(9 本章小 结„„„„„„„„„„„„„„„„„„„„„„„„„63 第5章 电荷泵锁相环的版图设计和物理验证„„„„„„„„((65 5(1 工艺制造对版图设计的要 求„„„„„„„„„„„„„„„„„65 5(2 忠实电路设计对版图设计的要 求„„„„„„„„„„„„„„„(66 5(2(1 寄生考 虑„„„„„„„„„„„„„„„„„„„„„„„66 5(2(2匹配考虑„„„„„„„„„„„„„„„„„„„„„„,66 5(2(3噪声考虑„„„„„„„„„„„„„„„„„„„„„„((67 IV 目 录 5(3 锁相环电路的版图设 计„„„„„„„„„„„„„„„„„„„67 5(4 锁相环版图的物理验 证„„„„„„„„„„„„„„„„„„„68 5(5 本章小 结„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„ (69 结论„„„„„„„„„„„„„„„„„„„„„71 参考文献„„„„„„„„„„„„„„„„„„„((73 攻读硕士学位期间所发表的学术论文„„„„„„„„„„„((77 致谢„„„„„„„„„„„„„„„„„„„„„79 V 北京工、Ik大学工学硕卜学他论文 第l章绪论 第1章绪论 1(1课题背景 随着计算机、通信、数字电视、卫星定位、雷达、导航、航空航天和遥控遥 测技术的不断发展，现代电子系统对频率源的频率稳定度、频谱纯度、频率范围 和输出频率个数的要求越来越高。为了提高频率稳定度，经常采用晶体振荡器等 方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技 术，通过对频率进行加、减、乘、除运算，可从一高稳定度和高准确度的标准频 率源，产生大量的具有同一稳定度和准确度的不同频率。因此，频率合成器是从 一个或多个参考频率中产生多种频率的器件，它是现代电子系统必不可少的关键 电路【1??71。 在微处理器、视频图像处理等大规模数字系统中，频率合成器产生的信 号可 用作系统时钟和同步时钟，在通信系统的基带取样电路中，需要频率合成器提供 精确的时钟，在通信系统的模拟前端电路中，频率合成器产生的信号可作为各种 接收机、发射机本地振荡信号，还可以完成调制、调解、载波和时钟恢复等功能。 正是由于频率合成器被广泛应用于当代发展最快的高尖端信息产业，频率合成器 也得到了较快发展，形成了完善的系列品种，市场需求也特别大。 微电子技术是当代发展最快的技术之一，是电子信息产业的基础和心脏。如 今，微电子技术已成为衡量一个国家科学技术进步和综合国力的重要标志。在我 国，已经把电子信息产业列为国民经济的支柱产业。集成电路 IC 是微电子技术 的核心，是电子工业的“粮食”。 随着微电子技术的迅速发展，晶体管尺寸己进入深亚微米水平，导致了芯片 集成度和系统速度的极大提高。由于CMOS工艺具有工作电压范围宽、静态功 耗低、抗干扰能力强等优点，过去20年CMOS工艺更是得到飞速发展，越来越 多的通信系统芯片采用CMOS工艺技术设计。而这些高速系统都需要有锁相环 时钟发生器和锁相环频率合成器。虽然采用双极型工艺或者砷化镓工艺制造的锁 相环具有高速、低噪声的优点，但功耗较大，尤其是集成度不高。所以必须采用 CMOS工艺设计制造锁相环为整个系统提供时钟源。 将锁相环电路与大量高速的数字逻辑、模拟电路集成在同一个芯片上，这意 味着锁相环电路必须工作在高频环境之中。为了满足高速、高性能系统的要求， 锁相环就要具有高速、低电压、低相位抖动的良好性能。今天的高性能锁相环要 求: 1 I作在一个宽的频率范围内; 2 有小的相差和频率变化: 3 环路滤波器 北京工、lp大学工学硕卜学位论文 集成在芯片上。 由以上可知，锁相环是今天通信和微处理器等领域中广泛使用的部件，并对 锁相环的性能提出了更严格的要求。它的设计已成为今天集成电路设计的一个重 点和难点。目前高性能锁相环的核心技术基本上被国外几家大公司所垄断，国内 研究锁相环技术起步较晚，与国际水平差距较大，这与工艺、微处理器技术等相 关领域的落后有关。在市场前景广阔，高性能锁相环产品较少这样一个大背景下， 本文基于超深亚微米CMOS工艺【3】191，自行设计了一款高性能低噪声片内时钟信 号产生的可编程锁相环电路。 1(2国内外研究现状及挑战 锁相环的历史可以追溯到300年前，1655年，霍金斯第一个获得了锁相原理 的第一手资料，但是由于当时科学技术条件的限制，并没有引起重视和得到应有 的发展。1932年，贝尔赛什公开发表了锁相环路的数学描述，提出了同步检测 理论。直到1947年，锁相技术才成功应用于电视接收机水平和垂直扫描的同步。 从此，锁相环开始得到了应用。 R(和Rechtin 上世纪五十年代，Ja行e E(首次提出锁相环路的线性分析方法，发 表了包含有噪声效应的锁相环路线性理论分析的文章，解决了锁相环路最佳化设计 |lnl 的问题‘1。以及六十年代AndrewJ(viterbi等研究的无噪声锁相环路的非 线性理论 问题，发表了《相干通信原理》一书，推动了锁相技术在通讯领域的发展。70年代 以后，随着集成技术的发展，特别是半导体CMOS工艺的出现，使得大规模生 产各种低成本集成锁相环成为可能，锁相技术开始在更广泛的领域得到应用。 1965年出现的最早的集成锁相环基本上是由模拟器件构成的，比如用一个四 象限乘法器充当鉴相器;无源或有源的RC滤波网络作为滤波器;然后环路经由 PLU。 压控振荡器最终输出跟踪信号，这类锁相环如今被称为线性锁相环 1inear 在随后的几年里，锁相环的设计缓慢但稳定的步入数字领域。1970年出现了最 PLL ，然而准确的讲它应该属于数模混合器件，因为其 早的数字锁相环 digital 中只有鉴相器是使用了数字电路。除了用异或门或者JK触发器等搭建的鉴相器 以外，DPLL的其它组成模块还是模拟电路。直到几年后，真正意义上的纯数字 锁相环 alldigitalPLL 才出现。ADPLL完全由数字模块构成，其中不含任何电阻 或电容之类的无源器件。再后来，类似于滤波器，锁相环路也完全采用了软件来 构成，此时的锁相环不再由硬件搭建，用计算机也一样可以实现锁相的功能，因 此最后出现了软锁相环 softwarePLL 。 还有一类很重要的锁相环，数模混合锁相环。其典型代表是电荷泵锁相环 Phase(Locked CPPLL Charge-PumpLoop ，其不可替代的优势在于:理论上可以 第l荦绪论 证明CPPLL静态相位误差为零，同时实践证明CPPLL还具有高速、低功耗、低 抖动的特性，是设计实现锁相环的一个简单、高效的方法。通过环路带宽、阻尼 因子、锁定范同等变量的折衷，可以对CPPLL进行灵活的设计。CPPLL一般用 数字电路实现环路中的分频器和鉴频鉴相器，环路滤波器和压控振荡器等其 它电 路单元仍是模拟电路。它主要用于频率综合，时钟处理等领域，是目前应用最为 广泛的一种PLL，本课题设计采用的也是CPPLL。 频率合成器的产品在国外已经发展得比较成熟，形成了各种类型的锁相环整 数频率合成器，满足了通信、数字电视等领域的需要，形成了巨大的频率合成器 市场。频率合成器已经与大规模数字系统集成在一起，形成了数字信号处理、频 率合成器于一体的SOC芯片。生产频率合成器的厂商主要有美国的国家半导体 公司、日本的三菱公司、富士通公司、荷兰的飞利浦公司等。美国Peregrine公 司生产的锁相环整数频率合成器PE3236工作频率在2(2GHz以上，工作电压为 3V。国家半导体公司生产的锁相环整数频率合成器LMX2347采用Bi―CMOS半 导体工艺技术制造，工作频率达2(5GHz，电源电压为2(7"-5(5V，功耗电流仅为 日本富士通公司生产的锁相式整数频率合成器产品，其工作频率为90, 6000MHz。 在国内，频率合成器主要应用在数字电视、频率源、通信等领域，仅就数字 电视而言，国内市场就十分巨大。由于我国数字电视业快速发展，数字电视IC 芯片需求发展很快。但是，由于频率合成器的技术难度大，该类产品几乎全部依 赖从国外进口。国内研究生产频率合成器的单位不多，国内巨大的频率合成 器市 场被国外产品所垄断。图1(1来源予中国市场调查研究中心，从图中看出 2006 年到2009年我国每年进口锁相环电路类产品的金额都在千万美元以上。 北京工、毗大学工学硕L学位论文 图l-l2006―2009年中国锁相环电路类产品进口金额及增长率 1-1 from Amountand rateofChina’sPLL 2006--2009 Figurelmport growth productS 国内开发频率合成器的单位主要有无锡华润微电子公司、中电科技集团 公司 24所。华润微电子公司生产的锁相环频率合成器CSCll4515l可替换美国摩 托罗 拉公司的MCl4515l产品，具有低功耗，电压范围宽等特点，属于中低档频率合 成器产品。中电科技集团公司24所自主开发的SB3236锁相式频率合成器，其 性能与美国Peregrine公司同类产品PE3236一致，属中高档锁相式频率合成器。 另外，超高速分频器是构成锁相环频率合成器必不可少的关键电路，它广泛应用 于数字电视、通信、航空航天、遥控遥测以及高速仪器仪表等采用频率合成技术 的领域。但是，从全球来看，随着小型化系统化应用的发展，单独的分频器的发 展速度放慢，市场需求量减少，而对系统集成的频率合成器的需求迅速增加，由 于应用与市场的牵引，相应的锁相环频率合成器的发展很迅速，品种逐渐增多， 价格逐渐降低。国内市场对锁相式频率合成器的需求很大，许多原来采用分频器 的厂商大多转向使用频率合成器来设计整机系统。这是开拓锁相环频率合成器市 场的巨大商机。 1(3锁相环的研究热点 应用于不同场合的频率合成器会有不同的性能要求。研究的侧重点也不一 样，当前对PLL频率综合器的研究热点主要有以下几个方面:频率范围、频率 分辨率、捕获时间、频谱纯度、面积和功耗。 1(3(1频率范围 controlled PLL频率合成器的频率范围由压控振荡器mltage oscillator-VCO 的控制电压的范围决定。目前，PLL频率合成器中广泛应用的VCO有:环型振 第l苹绪论 荡器和LC谐振回路振荡器两种。对于环型VCO，有很宽的频率范围，但由于 受到每个延迟单元的延迟时间的限制，频率不可能达到很高。而对于LC谐振回 路压控振荡器获得宽的频率范围是困难的，但可达到很高的频率。 1(3(2频率分辨率 最小间隔。因为在锁定条件下，压控振荡器的输出频率, 若×名，，所以频 率分辨率为参考频率最小分频比min 若]的倍数。这意味着给定频率分辨率的情 况下，min 芳 越小则需要更高频的输入参考频率。为了获得大的环路带宽、快 比min 荔 被广泛的应用。 PLL频率合成器的捕获时间是指上电到环路锁定或从一个频率点锁定到另 一个频率点所需要的时间。决定捕获时间的关键因素是环路带宽，环路带宽越大， 捕获时间越短。然而，环路带宽不能无限制的增大，原因如下:首先，为了保证 环路稳定性，环路带宽应为鉴频鉴相器输入参考信号的1,10。其次，在有些应用 场合，为了保证低噪声输出，环路带宽应尽量小。 1(3(4频谱纯度 当环路锁定时，频率合成器应该输出稳定严格的周期波形，但实际中电路中 存在各种非理想因素，导致输出波形存在相位噪声和幅度噪声。相位噪声在时域 中称为抖动，是指波形的过零点围绕理想值随机波动，即相位的随机变化。在频 域中，则表现为频率的变化，如图l-2 a 所示。相位噪声或抖动是一个表述PLL 频率合成器频谱纯度的重要参数。引起PLL频率合成器相位噪声的主要原因有 两个:输入参考信号和压控振荡器。如果输入参考信号是由晶体振荡器产生，那 么VCO是导致相位噪声的主要原因。 北京工、Ik大学:[学硕一I:学位论文 Noise PhaseNoise Amplitude 谳，+呲 Domain Frequency aJ b 图l-2噪声在时域和频域中的表示 I一2NoiseinTimeDomainand Domain Figure Frequency 另外一个频谱纯度的参数是幅度噪声，它在频域和时域中的噪声表现如图 l-2 b 所示。显然，频谱图中，中心频率两边产生了大量的旁频。导致这些干扰 信号的主要原因是控制电压上的纹波，许多电路中的非理想因素会引起控制电压 的纹波，如鉴频鉴相器的死区、电荷泵电流的不匹配和滤波器与电荷泵间的电荷 分配等。通过减小环路滤波器的截止频率可抑制这些干扰噪声，这将导致环路带 宽的减小，增加捕获时间。当然，减小带宽也能抑制相位噪声。 1(3(5面积和功耗 除了前面提到的四点之外，面积和功耗也是PLL频率综合器的研究热点。手 持设备这类由电池供电的系统对锁相环的功耗要求更高。 没有一个频率综合器在所有这些指标中都是出类拔萃的，它们之间存在着相 互制约的关系，很多情况都得牺牲一种性能来满足另一性能。和模拟电路中存在 着八边形法则nu类似，需要设计者在这些性能指标之间进行权衡和折衷考虑，以 使得锁相环能够符合系统指标的要求，并从中找到一个最优化的方案。因而人们 对PLL频率综合器的研究经久不衰。 1(4课题的主要研究内容 在锁相环的广泛应用中，主要有三个方面的功能，频率综合、时钟恢复和相 位校正。本文所研究的锁相环为频率综合方面的锁相环，主要内容侧重于两个方 面: 1 锁定频率调节范围广，频率锁定范围为500MHz-2(5GHz: s。 2 时间抖动小，低于10p s，VCO往往采用 在众多的锁相环设计中，为了满足在高频时抖动小于10p 第l苹绪论 I,( II皇曼量量曼舅舅量皇笪曼曼皇曼曼鼍曼曼曼曼曼曼 曼I 电感结构，然而电感占据较大的芯片面积且Q值低，所以市场上高频且高性能 的锁相环都比较昂贵。本文致力于设计新的电路和结构，避免采用电感，在低成 本的情况下实现同样性能的锁相环。 本文在SIMC 0(131am工艺下对电荷泵锁相电路进行设计和验证。研究重点是 降低锁相环抖动的方法。研究内容包括以下几个部分: 1 运用控制系统的理论，分析锁相环路工作的基本原理，得出锁相环的数 学模型以及传输数。 2 分析锁相环各个部分的原理，在系统中的作用以及系统对它的要求。 3 研究锁相环各个部分的相位噪声产生机理，以及它们对锁相环相位噪声 的贡献。从而找到减小相位噪声的方法。 4 通过仿真及测试，验证锁相环的整体性能。 1(5论文结构 本文主要论述电荷泵锁相环频率合成器的理论、设计和实现，共分为五章: 第l章“绪论”，介绍了CPPLL的应用和不同应用场合的要求，论述了 锁相环频率合成器的历史、现状和未来的发展方向，最后介绍了锁相环频率合成 器的基本概念，设计指标。 第2章“电荷泵锁相环的工作原理”，简单介绍了锁相环的基本原理，分 析了电荷泵锁相环的基本结构，并给出各组成模块的功能和原理，大致的电路实 现方式。最后总体给出系统模型，进行数学分析。 第3章“电荷泵锁相环的噪声分析”，介绍了时间抖动和相位噪声的概念 以及他们之间的联系，并将时钟抖动与锁相环结合起来分析，建立锁相环的噪声 模型，优化环路参数。 第4章“电荷泵锁相环的电路设计”，对环路传递函数进行分析，提出了 一种设置环路参数的方法，并为本次设计各个电路模块设置了参数。在第二章对 各个模块的功能分析基础之上，设计了电荷泵锁相环各个模块:鉴频鉴相器、电 荷泵、环路滤波器、压控振荡器、分频器。并重点研究了鉴频鉴相器，压控振荡 器。 第5章“锁相环的版图设计及后仿真”，给出了版图设计的总体原则，结合 电荷泵锁相环具体设计各个模块的版图和总体版图。 北京工、fk大学工学硕f:学位论文 -8- 第2章 电荷泵锁钥环的工作原理 第2章电荷泵锁相环的工作原理 锁相环是一个闭环的跟踪系统，它能够跟踪输入信号的相位和频率，在跟踪 固定频率的输入信号时没有频差，跟踪变化频率的输入信号时能有较高的精度。 对输入信号而言，锁相环就是一个窄带跟踪滤波器，能跟踪掩埋在噪声中的微弱 信号。一直以来，电荷泵锁相环在很多领域中得到很广泛的应用，这主要归功于 它的结构和性能。电荷泵锁相环和其它锁相环相比有三个优势:一是压控振荡器 的输出范围决定了锁相环的锁定范围，锁定范围宽，且不会出现误锁现象;二是 当系统锁定时，如果忽略电荷泵中两支电流的失配，环路锁定后的静态相差为零; 三是电荷泵锁定速度快。锁相环是一种输出信号在频率和相位上与输入参考信号 同步的电路。在同步状态下 常称为锁定状态 ，振荡器输出信号和参考信号 之间 的相位误差恒定。值为零或很小。正是由于输出信号的相位锁定于输入信号的相 位，故称之为锁相环。 2(1电荷泵锁相环的基本结构及组成模块 and 电荷泵锁相环一般由五个模块组成:鉴频鉴相器 Phase Frequency Pump，cp 、环路滤波器- LoopFilter,LPF 、压控 Detector,PFD 、电荷泵 Charge Controlled Oscillator,vco 、分频器【12】，如图2(1所示。 嬲 Voltage 图2??l电荷泵锁相环的基本结构 2-1Basic ofCPPLL Figure Diagram 电荷泵锁相环的工作原理是:鉴频鉴相器 PFD 检测输入信号f。，和环 路反馈 信号厶之间的相位差和频率差，产生相应的电压信号此DOWN，从而控制其 后的电荷泵 CP 的工作状态。CP将观DOWN信号转换成充放电电流，对环路 滤波器 LPF 内部电容进行充放电，产生控制电压?，?被LPF滤波之后， 其直流成分作为压控振荡器 vco 的输入。PFD,CP组成的系统增益无穷大，只 要乞，和幺，之间的相位差不为零，就会导致LPF里的电容不断地被充放电，从 北泵](、f2大学[掌坝L-学位论文 而不断调节VCO的输出频率。最终在CPPLL锁定时，输入信号乞，与分频器输 出信号厶之间不仅频率相等，而且相位也相同，相位误差为0。此时输入与输 出信号的相位一致，频率满足乞。 乞术N,kl，系统为锁定状态。 2(1(1鉴频鉴相器 PFDl 鉴频鉴相器属于电荷泵中的数字部分，它的作用是检测输入信号和反馈信号 之间的相位差和频率差，同时输出三种逻辑状态来控制电荷泵的充电，放电 和保 持。其最基本的结构如图2-2所示，由两个D边缘触发器和一个与非门构成。 VDD 图2(2PFD结构图 2-2PFD Schematic Figure 鉴频鉴相器的工作过程为: D触发器的D端被置为高电平“l”，reset端是由两个D触发器的输出经与 非门后产生，输入信号A和B作为D触发器的时钟。设初始状态为Qa Qb “0”， 在A的上升沿超前于B的上升沿期间，输出信号Qa为高:当输入信号B的 上升沿 到来时，会使Qb也变高，这时，Qa和Qb会通过复位端reset被重新置为零， 即在A和B的上升沿对齐时，Qa和Qb都为0状态。Qa和Qb的差值表示两输 入信号A和B之间的相差，相差出现的频率体现出二者之间的频差。 结合图2(3更容易理解，鉴频鉴相器总共有三个状态，“(I”、“0”和“+l”， 分别对应放电、保持和充电三个状态。A的边沿触发 图2(3中为上升沿触发 迫 使鉴频鉴相器从“(1”状态跳变到“0”状态或者从“0”状态跳变到“+l”状态， 如果鉴频鉴相器已经处于“+l”状态，则A的边沿触发不改变鉴频鉴相器的当 前状态;同理，B的边沿触发迫使鉴频鉴相器从“+l”状态跳变到“0”状 态或 者从“O”状态跳变到“(1”状态，如果鉴频鉴相器已经处于“(I”状态， 则B 第2章 电荷泵锁桕环的工作原理 II I II II _,, 皇喜邑皇皇曼曼曼曼曼舅曼舅曼鼍曼晕葛I ?I: II皇曼鼍曼皇曼量皇曼曼曼曼量 的边沿触发不改变鉴频鉴相器的当前状态。 厂 厂 A(j ,j B B (,、, 图2-3鉴频鉴相器状态图 forthe Detector 2-3State DiagramPhase??Frequency Figure 图2(4给出了信号A和信号B存在相位差或频率差时鉴频鉴相器的输出波形 图。其中图2-4 a 对应信号A的相位超前于信号B的相位，图2-4 b 对应信号A 的相位落后于信号B的相位，图2-4 c 对应信号A的频率大于信号B的频 率， 图2-4 d 对应信号A的频率小于信号B的频率。 A B Qa Qb A B m ? 图2-4PFD的输出波形图 2-4 WavesofPFD FigureOutput 图24表明PFD实现了鉴频、鉴相的功能。由于采用的是边沿触发方式，因 北京工、fk大学T学硕I。学位论文 而既便Qa和Qb在短时间内变高，两者之间的差值仍能正确的表示两输入端之 间的相差。上述鉴频鉴相器有如下特点: 1 此鉴频鉴相器为边缘触发器件，因而不关心两输入信号的占空比是否为 50,。而对于由异或门构成的鉴相器则严格要求输入信号的占空比为50,。 2 此鉴频鉴相器可以鉴别频差，而不需要辅助频率捕获。当鉴频鉴相器和 电荷泵同时使用时，它可以获得无限的牵引范围。 3 当使用此鉴频鉴相器时，参考信号或反馈信号的触发边沿转换多一次或 少一次都会引起很大的误差，并且这种效应会持续多个周期，这将会引入时间抖 动。因此，这种鉴频鉴相器抗噪性能不高。鉴于此，本文将采取新的电路结构克 服此结构所带来的缺点。 4 此PFD存在死区 DeadZone 问题。所谓死区，就是当参考信号和反馈信 号的相位几乎对齐时，如果PFD复位路径的延迟时间小于电荷泵开关开启的时 间，会导致电荷泵的开关不能预期开启，此时即使存在着相位差，电荷泵也不能 被启动工作，这将会引入时间抖动 jitter 。为了避免这一问题，在设计电路时通 常会延长PFD复位路径的时间，使电荷泵的开关能正常启动工作。由于电荷泵 存在着电流失配问题，如果延长时间过长，将会使得整个系统锁定时，相位误差 较大。在本文后续章节，将详细讨论这个问题。 2(1(2电荷泵 CP( 如图2(5所示，电荷泵由两个开关电流源组成，两个开关电流源受鉴频鉴相 器的输出信号控制。CP与其后的环路滤波器共同作用，将PFD的逻辑信号转化 为电压信号，该电压信号调节压控振荡器的振荡频率。 第2章 电荷泵锁相环的工作原理 PFD CP 图2-5左边为鉴频鉴相器，中间为电荷泵，右边为滤波器 “ 2-5 FigureDiagramofPFD 1e的，DiagramofCP middle ，DiagramofLPF right 当鉴频鉴相器输出电压信号UP为高电平，DN为低电平时，电荷泵开关Kl 导通，K2关断，电荷泵将以电流Ip对滤波器电容充电:当鉴频鉴相器输出UP 为低电平，DN为高电平时，电荷泵开关Kl，关断，K2导通，电荷泵以电流Ip 对滤波器电容放电。因为这种结构的鉴频鉴相器通过电流充、放电来改变低 通滤 波器的电压?，所以对?的电压幅值没有限制。因此，由它构成的电荷泵锁 相环的捕获范围很宽，它完全由压控振荡器能够工作的频率范围决定。同时，由 于当电荷泵上下的开关都关断时，低通滤波器的电压?可以保持不变:而且 UP和DN信号表征的是输入与输出之间的相差，UP和DN均为低电平时说明鉴 频鉴相器的输出相差为0。所以，由鉴频鉴相器和这种结构的电荷泵组成的锁相环 具有锁定时相差为0的优点。 图2(5中所示的电路共有三种工作状态:充电、放电和保持。当UP DN “0” 时，Kl和K2关断，?保持不变:当UP DN “l”时，Kl和K2同时打开， 电流从电源直接流向地，?保持不变;当Up “l”，DN “0”时，Kl闭合， K2断开，电容通过Kl充电，杉。，变高;当Up “0”，DN “l’’时，Kl断 开， K2闭合，电容通过K2放电，?，变低。所以，如果A的相位超前B的相位， Qa连续产生脉冲，Qb持续为低电平，?的值逐渐升高，呈阶梯形，如图2-6 所示。 北京工、?大学工学硕上学位论文 A B UP DN ? 图2-6鉴频鉴相器，电荷泵和滤波器一起工作时的波形图 2-6Waveformsof andLPF Figure PDF,CP WorkingTogether 假设参考信号的周期为乙，，相位差为??，对应的时间为?丁，电荷泵 的充 放电电流为易，则一个周期内的平均电流为: 2-- 石 笋×乞 筹×乞„ 。ref 所以PFD和CP的整体增益心为: , 茜 2-2 实际上由于充电电流和放电电流不能完全匹配、开关切换时引入的电荷注入 和电荷共享等因素的影响，使控制电压存在周期性的纹波，这相当于调制了VCO 的频率，从而给输出时钟引入了噪声【13】【141。设计时，一般要求不匹配电流在电 荷泵电流的l,屯,以内，这就需要在电路设计时考虑其它措施来减少这种不匹 ’ 6】。 配【15】【l 2(1(3环路滤波器 LPF 电荷泵的输出包含多种频率分量，锁相环系统只需要大小正比于相位误差 o“O ??的直流信号，不需要参考信号的谐波分量，乙，2乙，3-,er。f，4乞，，I 固需要一个低通滤波器 LPF 来抑制CP的高频分量，保留其直流分量a由于? 第2章 电衙泵锁相环的工作原理 直接控制VCO，所以只要杉仰，有纹波，VCO的输出频率会跟着变化，因而对LPF 的性能要求很高，它很大程度上决定着整个PLL的环路特性。 在锁相环电路中，环路滤波器种类很多，一般可分为无源滤波器和有源滤波 器。这里着重介绍在电荷泵锁相环中使用较为广泛的无源RC滤波器。图2(7 给 出了一个二阶无源阻抗型的滤波器，由电阻RI和电容Cl，C2构成，将电荷泵输 出电流积分为VCO的控制电压。 i ，r L Rl; C， V rN c。薹: ( 1 图2(7二阶低通无源滤波器电路图 2??7SchematicofaTwoOrdersPassiveLPF Figure 滤波器的输入为电流I州，输出为电压Votrr，电流到电压的递函数如 下: 2(3 邛 ;1蒜 令f:属q，6 鲁。则2(3式变为: L，2 fs+1 2(4 z s 丽b× 电容Cl在滤波器中起积分作用和滤波作用，固其取值较大;电荷泵开关在 切换时，会引入电荷注入，给控制电压带来纹波，C2用于减小纹波幅度;电阻 Rl用于给系统引入一个零点，使系统稳定。由于C2取值较小，所以引入的极点 为高阶极点，不影响系统稳定性，为了简化计算，忽略C2，传递函数变为: 2(5 z s q+虿1 掣 2(1(4压控振荡器 vco 51。 ??15- 北京:【、Ip大学工等:硕卜学化论文 LC结构的VCO振荡频率非常高，几个GHz到几十个GHz，广泛应用于射频集 成电路，该结构最大的优点之一就是可以获得非常好的相位噪声特性，然而目前 主流的CMOS工艺对制造高Q值的电感比较困难，而且往往不能提供精确的电 感模型【I引，更重要的是，片上集成电感的面积特别大，目前的趋势是，只在迫不 得己的情况下，才选用电感结构的VCO;Ring结构的VCO是现在使用非常普 遍的一种结构，其振荡频率较高，几十兆到几个GHz，一般有单端 singleended 和差分 differential ended 两种类型。由于Ring结构的VCO不使用电感，所以和 VCO强 CMOS工艺兼容性非常好，在共模噪声抑制能力方面，差分结构的Ring r111 于单端结构，可以获得较好的相位噪声特性，然而在设计上会稍微加大难度”一; ?叠1 Relaxation结构的VCO振荡频率较低，应用在低频场合”,。 理想VCO的输出频率是输入电压的线性函数，线性关系如图2-8所示， COo 表示控制电压Vctrl 0时的截距，也就是VCO的自由振荡频率;,表示VCO 的增益或灵敏度 单位为rad??s。’??V。1 :频率变化可达到的范围为皑一q:其线 性关系可表示为: 心?2,+墨?? 2-6 臼D,，r rad*s―o L 觋 ‘ 彳’ ,:„„o ,K仞 q „„’(， ,: ,i , : , 屹打， 矿 一 K 屹 图2-$VCO理想的线性关系 2-8IdealLinear Figure ofVCO Diagram 因此相位和控制电压之间满足如下关系: 吮。， ，国出 死+COot+足南，圪，础 2-7 在锁相环系统中，式 2―7 中的总相位只有第三项是重要的。这一项被 称为剩 (I(;( 余相位屯。事实上，在锁相环中，VCO通常被看作输入为控制电压，输出为剩 余相位的系统: 2-8 九 ?I圪州dt 即，VCO就像一个理想的积分器，其传递函数为: 压控振荡器是锁相环系统中一个最为关键的单元:它的性能将决定锁相系统 9】: 的好坏，压控振荡器的性能主要考虑以下几个参数【1 调节范围:由于VCO的中心频率随工艺和温度的变化而变化。在极端的工 艺和温度变化下一些CMOS振荡器的中心频率可能变化到两倍，因而要求有足 够宽的调节范围以保证VCO的输出频率达到要求的值。如果控制电压屹廿。变化 范围为K到屹，并且频率调节范围为q到锡，则?必须满足: ??嚣 陋四 需要注意的是?会随电源Vdd的下降而上升，使振荡器对控制电压上的噪 声更敏感。 信号抖动与相位噪声:作为时钟发生器的电荷泵锁相环，在设计过程中， VCO是最为关键的一环，其性能将直接决定电荷泵锁相环的整体工作质量。振 荡器中器件的电子噪声、电源和衬底噪声使输出频率含有噪声，这些影响在时域 中被量化为信号抖动，在频域中被量化为相位噪声。因器件噪声和电源的衬底噪 声对电荷泵锁相环的影响，要求VCO本身噪声小，且具有很好的抗噪声能力。 所有对VCO的研究当中，最为广泛和深入的是对VCO相位噪声的研究。 增益:实际情况中，VCO的增益不是常数，将表现出非线性。这种非线性 会影响锁相环的稳定性。因此，在电路设计中，我们希望在整个调节范围内使? 的变化最小。 中心频率:中心频率是由VCO的应用环境决定的。在频率综合器的应用中， 要求VCO的工作频率为时钟频率的N倍。 中心电压:VCO工作在中心频率时，输入控制电压的值。通常希望中心电 压为VDD,2，此时，VCO的调节范围达到最大。 北京工、fk大学-下学硕， j学位论文 2(1(5分频器 Divider 分频器 Divider 是降低信号频率的电路。在相位域，它的传输函数是: ，、 1 2 一11 ?? ? 』V 通常分频器的电路用计数器实现，并要求分频系数可在一定范围内变化。分频器 的引入会附加额外的噪声到振荡器的输出频率，所以，在设计分频器时要保证在 高速条件下的良好噪声特性。另外，使用分频器后会改变整个系统的环路增益， 会影响锁相环系统的稳定性和锁定速度。 2(2电荷泵锁相环系统的线性模型 从本质上讲，PLL必然是一个非线性电路，但大多数PLL的主要操作都可 以很好地用线性模型近似。在相位误差很小时，线性模型一般是适用的，这个条 件在环路锁定时都能达到。在实际工程中，当PLL的环路带宽为鉴相器比较频 率的1,10-1,20时，就近似认为锁相环系统为一个连续的线性系统【20】。 在线性分析工具中，拉普拉斯变换和傅里叶变换，以及由此派生出的诸多概 念，是特别有用的。其中的传递函数描述了线性电路在变换域上的输入与输 出之 间的关系，是分析PLL的极其有用的工具。PLL的解析设计方法几乎是完全通 过传递函数进行的。应当注意的是，只有线性电路才有传递函数，非线性电路则 没有这种性质。 当输入输出信号的频差为零，相差很小且为常数时，认为环路锁定。如果 PLL用作频率合成器，那么输出信号的频率是输入参考信号的N倍。图2-9为一 个简单PLL频率合成器的线性相位模型。图中N为环路分频器的分频系数，当 N l时，为PLL;当N?l时，为频率合成器。下面逐步建立PLL的数学模型。 值得注意的是:图2-9的模型中输入输出变量是相位而不是电压，所以称之 为相 位模型。 图2-9锁相环线性模型 2-9Linear ModelofPLL Figure 第2章 电荷泵锁相环的工作原理 鉴频鉴相器比较输入信号的相位九与反馈信号的相位丸，得到相位差统。 相位差统与鉴频鉴相器增益?相乘，得到误差电流乞: 2-12 ‘ ?阮 s 一九 s ] ?吮 环路低通滤波器将误差电流‘转换成直流成份的控制电压屹: 2-13 r 屹 s ‘ s ×z s 由章节2(1(4部分可知，VCO的数学模型为一相位积分器，控制电压屹乘以 - 压控增益?，得到角频率，然后对角频率积分，得到输出相位为: 2-14 屯。 s 华 反馈到PFD的输入端，产生 输出相位屯。 s 通过环路分频器N的分频后， 相位九: 2-15 九 s :掣 由图2-9得到PLL开环传输函数为: 2啪 ? s :?z s 争专:坐? 其中，? ,×?。根据以上推导，可得PLL闭环传输函数为: 2―17 晔 销。趱划 ,V 同理，可得误差相位统与输入信号的相位丸之间的误差传输函数: 由以上推导可知:PLL传输函数式 2(17 表现为低通特性，这意味着:如 果输入信号频率比较低，那么环路的输出信号能够很好的跟踪输入信号，产生一 个N倍于输入相位和频率的输出信号。误差传输函数式 2(18 呈现高通特性， 对于频率较低的输入信号，相差将会很小。然而，对于高频输入信号，高频成分 不能被滤掉，结果呈现很大的相位差。 :1匕京丁、Ip大学工学硕 :学位论文 (n i曼曼曼暑曼鼍皇邑曼鼍曼曼皇曼曼量曼鼍曼曼曼曼曼曼皇!量曼!曼曼曼曼曼曼曼曼!!曼曼曼皇曼曼曼曼曼曼!!曼!曼曼量曼皇曼曼皇!!曼曼曼曼皇曼曼曼皇量曼曼曼皇曼量曼曼 2(2(1二阶电荷泵锁相环频率合成器 性相位数学模型，如图2(10所示。 图2-10二阶电荷泵锁相环的线性模型 2??10LinearModelofsecondorderPLL Figure 由图2(10得到系统的闭环传输函数如下: 圳 销 ?仁? ’借用控制理论中二阶系统的分析方法进行分析，将上式分母改写为 s2+鸳qs+西这种形式，其中f为阻尼系数，?。为固有频率。因此， 2―20 以小 铡 ?端 2-21 , 蜃 (一R、,Ic口C、K旧。 2―22 产亏1,?G蒜iLd产V ‘- 由式 2(20 可知二阶系统的两个极点为: 2-23 瞄 q 百?再 1 显然，当e 1时，系统有两个实数极点，瞬态响应包含时间常数分别为i和 1 i的两个指数，曲线单调上升，是非振荡型，系统是过阻尼系统。当o ‘ l 时， 系统有两个以实轴对称的虚数极点，瞬态响应为衰减振荡，系统是欠阻尼系 统。 镉2章 电而泵镪卡H环的工作原理 响应曲线以稳定值为中心上下振荡，暂态过程出现过冲。当 l时，两个极 点 墨2是 心f，系统为临界阻尼系统，瞬态响应没有过冲现象。图2-4为 取 不同值时，阶跃响应的曲线。一般情况，二阶系统通常设计在欠阻尼状态使 用， 从图2(Il可知，当‘ 0(7左右时，环路很快达到稳定，收敛时间短。 10 图2-1Is取不同值时二阶系统的阶跃响应曲线 1 ofsecond fordifferent' 2-1 order FigureSetpResponse System 图2(12是二阶CPPLL频率合成器系统的根轨迹。图2(12所示的两条 根轨迹 1 都是从开环极点0出发，随着环路增益K增加，一个极点到达开环零点一号 L一， 儿 lul 而另外一个极点趋于哪，两条根轨迹都在左半平面。显然，二阶CPPLL系统 总 是稳定的。 O 图2(12二阶锁相环的根轨迹 2―12RootLocusofsecondorderPLL Figure -21( 北承工、也大字1竿坝E宇何论文 基于CPPLL频率合成器的一个重要瞬态响应是相位差吮 t 。假设环路在 芒 o(时锁定，在f 0+时，输入参考信号发生频率阶跃A o，由于相位是频率 的导数，得输入相位的拉氏变换为_A D-，由式 2(17 和 2(18 可得: 2-24 吣 揣一专卟 赤 孑,? 2-25 吮 s :i-条×丸 s 万忑而×了 根据Laplace终值定理，得: 2(26 统 , 卜一l，训im ×等2。 s×瓦丽s2 式 2(26 说明，在理想情况下，对于频率阶跃应用无源滤波器的电荷泵PLL 可达到0相位差，但应用无源滤波器的模拟PLL，对于频率阶跃的响应是不可能 达到0相位差的。这是电荷泵PLL优于模拟PLL的一个显著地方。 PLL的动态性能在很大程度上由所用环路滤波器的种类决定。从控制的角度 来说，环路滤波器是一个调节环节，下面给出了本文即将用到的二阶滤波器对应 的PLL的数学模型。 2(2(2三阶电荷泵锁相环频率合成器 在环路带宽小于输入参考信号频率的1,lO情况下，二阶PLL都是稳定的。 然而，由二阶PLL中环路滤波器传输函数的Bode图可知:过渡带滚降是 (20dB,dec，渐近到达阻带的速度比较慢，坡度较平。这对于PLL输出信号频谱 纯度要求较高的场合是不够的。章节2(1(2指出了各种非理想因素会给 VCO的控 制信号引入各种纹波，解决这个问题的办法是在一阶环路滤波器中，增加一个小 电容C，，抑制控制电压的纹波，形成二阶滤波器如图2(7。 将式2(2和2(4代入图2-9中，得到三阶CPPLL线性相位数学模型，如图2(13 所示。 第2章 电荷泵锁相环的丁 作原理 图2(13三阶锁相环线性模型 2-13LinearModelofthirdorderPLL Figure 由图2(13得到系统的开环传递函数为: 1 sR,cL七1 2-27 ? s 盥2zN 毒SR,cS?:七CL七C2 由式 2―27 可知，系统开环传递函数在原点处有双重极点，墨引入的零点为: 1 2―28 哆一丽 C1引入的高频极点为: 2―29 妒一谨 因此可以得出系统的波特图，如图2(14所示。 -40dB,dec 一。 ‘沁他1( 0 ?-一。 10:- 3孓 一舳吁 I 80 ,I l,log,„ 图2(14(PLL的频率响应 2??14 ofPLL FigureFrequencyResponse 北京工、Ip大学工学坝上掌位论文 在低频时，由于原点处双重极点的作用，幅频曲线的斜率为-40dB,dec，相移 为一18ff。当频率增加到零点频率皴处，斜率变为(20dB,dec，相移变为一135"。 此后，相移继续偏离一18仃，直到下一个极点频率彩。:处，幅频曲线的斜率变回 -40dB,dec，相移变回-135。。因此，相移在皱与?。，之间，确切地说在增益为l 的频率下，取得最大值。 前面做了直观分析，下面给出相位裕度的具体表达式。 将式2_4代入式2(16，则开环传递函数变成: tS七1 2―30 ? s 筹×而b× 其开环频率特性为: jot+1 2??31 ? ,国 镑×丽b× 2-32 , -，国 I 镣×而b× 当I? ,缈 l 1时，国 r_oo，其中,为环路带宽 也称穿越频率 ，此 时相 角位移为: 陋33， ? , 叫80。一删an 斋 „tan ,r 由此可得环路的相位裕度为: p34， 胱 删an ,r 一tan 熹 对式2(34求关于,的导数，并令丢朋_o，基口可得相位裕度取最大值时， ,的值为: ,:鱼生 2-35 ,2―_ 此时，对应的相位裕度最大值为: 2(36 , 删an ?雨 一删an 志 所以选择q，:业时，得到最大的相位裕度值。因此，最大相位裕度是 b的函数，若b小于10，相位裕度则小于55度，将会影响环路的稳定性。因此， 在三阶CPPLL频率综合器中，为了保证环路稳定，常取E 10C。 2(3本章小结 本章介绍了锁相环系统中的主要模块及其数学模型，并在此基础上采用线性 反馈系统理论对锁相环系统进行了分析，有助于了解锁相环系统的频率响应和稳 定性。然后介绍了锁相环的环路参数，并解释了其物理意义。 通过本章介绍的方法，可以初步计算并确定环路滤波器的参数。在设计初期， 这是必不可少的一个步骤。当然，所得出的结论往往是需要在系统级设计的阶段 进行不断的验证，修改和优化。 北京工、Ik大学工学硕L学位论文 ' ??26一 第3章 电荷泵锁桕环的噪声分析 蔓曼曼_一一II―II―I皇曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼曼舅曼皇兰曼曼曼曼皇曼曼曼皇量曼皇曼曼曼皇曼量曼置曼曼曼皇曼量曼曼曼曼曼曼曼曼曼 第3章 电荷泵锁相环的噪声分析 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。 在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I,O接口的最大速 率，不仅如此，它还会增大通信链路的误码率，甚至限制加转换器的动态范 围。 举个常见的例子，抖动会给模数转换器引入孑L径误差 apertureerror 心?，如图 3(1所示。采样时钟的边沿如果不确定，那么采样就会引入孔径误差。孔径误差 会降低模数转换器的信噪比。换句话说，一个精度和速度确定了的模数转换器， 对采样时钟的抖动有着严格的要求田J。 V 图3(1采样中的孔径误差 3-1 ErrorinS,H FigureAperture 假设用一个抖动为6t的时钟采样一个正弦信号，采样结果如下: 咚 芒 d 对上式进行展开， 乓 芒 dsin a t cos o St +A 并认为国, Itd,，则可以得到: 27 北京工、Ik大学工程硕L学位论文 因此采样引入的孔径误差的均方根为: 从等式3_4看出，孔径误差和采样时钟质量直接相关，所以如何解决时钟频 率的相位噪声就显得尤为重要。系统的时钟频率源是PLL，因此PLL的噪声性 能必须很好。遗憾的是到目前为止PLL相位噪声的数学分析还没有坚实的理论 基础，相位噪声的概率分布仍是一个没有解决的问题，虽然大量文献都假设其为 高斯分布，但对于相位噪声的某些成分，仍缺乏有力的证据。至此，本文在这里 不对噪声做理论分析，只介绍其概念及其对系统性能的影响，并在电路模块级和 系统级分别提供减小相位噪声和抖动的有效方法。 3(1时间抖动和相位噪声 时间抖动 jitter 和相位噪声 phaSenoise 是描述同一现象的不同参量【231。其主 要区别在于描述领域不同，时间抖动用于描述信号在时域的变化，相位噪声用于 描述信号在频域的变化。同一信号既可以在时域描述，也可以在频域描述，所以 抖动和相位噪声可以相互转换。 3(1(1时间抖动 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其 理想 值偏离了多少。图3(2给出了时间抖动的直观图形。 Transitiontoo early I toolate Jitter 图3(2时钟抖动 3-2Jitterof Clock Figure 通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者 漂移。抖动有两种主要类型:确定性抖动和随机性抖动。 第3苹 电衙泵锁卡日环的噪声分析 确定性时间抖动 确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特 定的 而非随机的 产生原囚，而且不能进行统计分析。造成确定性抖动的来源主 要有4种: 1 相邻信号走线之间的串扰:当一根导线的自感增大后，会将其相邻信号 线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成 抖动。 2 敏感信号通路上的EMI辐射:电源、AC电源线和RF信号源都属于EMI 源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流 会调制时序信号的电压值。 3 多层基底中电源层的噪声:这种噪声可能改变逻辑门的阈值电压，或者 改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。 4 多个门电路同时转换为同一种逻辑状态:这种情况可能导致电源层和 地 层上感应到尖峰电流，从而可能使阈值电压发生变化。 随机性时间抖动 随机抖动是指由较难预测的因素导致的时序变化。例如，能