嵌入式应用

嵌入式应用技术综述 49 用Soc实现视频图形引擎功能的研究 中国航空无线电电子研究所 谢 军 南 京 航 空 航 天 大 学 私琴明 史小白 摘 要 结合实际方案对目前国内研究热点的Soc进行一些讨论。主要对系统集成、算法 与系统芯片结构、可测试性设计等方面进行一些相关探讨。来用基于Altera的SOPC系统级芯片 XA10，实现图形引擎功能;利用Soc平台化设计，以达到快速进入Soc设计领域的目的;希望从应用 角度入手，逐步深入Soc的IP集成特性和AMBA技术以及软硬件联合设计等。 关键词 SOPC可编程系统芯片 视频图形引擎机 RTOS实时操作系统 引 言 目前，国际上几乎所有的半导体厂商及其相关领 域的高科技公司都在进军Soc及其应用产品市场， 像 Atmel, Xilinx, Altera, Triscend, IDT, Genesis, Cygnal,Cypress等;而国内，由于在原来分立标准器 件的IC设计时代处于落后的状况，因此迫切希望在 IC设计的第3次革命来临的时期赶上来。但是由于 国内基础薄弱，工艺线缺乏，目前所做的研究，以偏于 理论性的研究和构架的居多，而实际研究经验相对较 少。可编程或可配置Soc技术的出现，使我们有机 会进人构造芯片技术结构的领域。因此我们迫切要 做的事就是，从事实际Soc应用产品的开发研制，进 行电子信息产品核心Soc技术研制开发与实现。在 这些研究实践工作中，逐步深人开展关于Soc的 EDA工具算法研究与实现以及Soc核心技术IP的 研究与实现。而目前可编程的Soc芯片及其开发平 台都提供了较理想的Soc技术应用的开发工具套 件。这些套件具有了一般的编译、仿真、调试及验证 功能，同时还针对不同应用，提供了丰富的IP软核。 因此，借助这些工具和芯片所提供的技术和方法，可 很容易进人Soc设计的应用领域。同时，系统集成 可以说是Soc设计的真正意义所在和主要设计瓶 颈。因此，我们针对实际应用的设计策略是，一开始 就从系统方面考虑(当然在真正的Soc设计中，必须 考虑很多工艺集成的问题，但主要可以靠IP及代工 支持来完成)，进行一些实际Soc应用项目设计研究 探索。 1 SOC平台的概念及意义 Soc设计最主要的一个支撑技术是超深亚微米 IC设计技术。可以说，它具有专用集成电路 ASIC 设计的复杂程度，但又和ASIC不完全一样。它是以 超深亚微米IC设计技术为基础，是建立在超深亚微 米IC设计技术上的系统级设计，是从半导体工程师 到电子系统整机工程师的转手。要实现这一转变，就 必须要有Soc平台和EDA的支持(并且现在外 包，代加工业发展迅速，IP新经济模式等无不顺应了 这一转变需求)。 我们要想快速地进人Soc设计行业就必须从这 两个角度人手。目前，Soc平台主要有 CSOC, SOPC,EPGA等。为了进一步明确Soc平台的概 念，有必要首先搞清楚Soc的内涵和外延。我们知 道，Soc的内涵和外延很自然地必须包括:实现复杂 系统功能的VLSI;采用超深亚微米工艺技术;使用1 个或数个嵌人式CPU或DSP;具有外部对芯片编程 的能力。根据这些基本的外延，很自然地可以得到 Soc平台的一些概念。其中CSOC称为可配置系统 级芯片，一般包括1个处理器内核、可编程逻辑阵列 和其它一些通用组成部件。其应用主要以芯核为主。 SOPC则可以是全部的虚拟内核加上FPGA模块，像 Altera的NIOS内核模块，而EPGA则是以FPGA 为主的SOC平台。这3者都符合SOC的外延概念， 都可以说是Soc的开发设计平台。这一市场中竞争 的公司主要包括:Atmel, Quicklogic,Chameleon, Al- tera,Xilinx和Lucent等。利用这些现有的SOC平 台，Soc芯片不仅可以具有灵活编程的优点，同时又 具备系统级芯片集成度高和价格低廉的优势。表现 为:缩短开发的周期，减少开发费用;避免成本高昂的 掩膜变更和重新投片;实现基于平台的设计;允许设 计人员快速、低成本地适应标准的变化，或增加面向 特定市场或应用定制的功能块;在制造和质量控制过 程中，允许软硬件验证协同进行;允许采用同一套掩 膜设计多个不同功能的产品;允许将风险较大的元件 设计到EPGA中，让某些功能在设计完成后才予以 定型;在生产阶段改变产品特性或功能以延长产品寿 命;容许在低端标准芯片中集成高端标准FPGA的 万方数据 50 《单片机与嵌入式系统应用》合订本《7-12) 功能，从而获得高利润。这种基于平台的设计，可以 使设计人员仅仅通过制造工艺与内核的接口来局部 地关心制造工艺，而对内核予以更多的关注。软硬件 的协同可编程性，可以使设计人员更关注内核功能的 设计，如对内核接口进行标记，而不必关注制造工艺 和硬件诊断，这就更符合系统设计的目标和要求。 过去，Soc项目设计必须需要20人以上的工程 师团队，而现在由于软件工具和半导体技术，以及各 个大公司所做的工作，使我们可以用一个很精简的团 队进行Soc设计;而且Soc设计一般都是基于FP- GA、微处理器和存储器结构的，使得我们完全可以在 Soc平台上进行Soc的初步设计。 2 研究开展 根据现有的IC设计水平和基础设施以及资金情 况，必须很好地规划我们的Soc设计策略。就研究 的形式而言，首先必须是基于平台的Soc设计，其次 必须是应用引导为主的Soc设计，再次必须是多芯 核片上总线的Soc设计，最后必须是以专用技术核 心为主的IP式Soc设计。在研究过程中，必须利用 好自己专用化的原有技术，达到满足自己系统要求的 目标;同时结合实际项目的研究，根据“Today's PCB is tomorrow ASIC.”的经验，借鉴PCB时代的系统 集成设计概念，进行Soc系统集成的研究实践。也 就是说，首先是一个以系统集成应用的研究为主，然 后逐步摸索Soc及EDA设计方法学和深化开展自 主IP技术的过程。而就研究的工程管理来说，有必 要结合Soc的新概念设计，进行实际应用的再工程 设计过程和比较性设计。这几点都是在进行Soc研 究中所考虑的因素。 3 方案具体组成 根据前面平台设计的概念，我们采用的Soc为 初步定型产品XA10。它具有JTAG接口、PLL时 钟、UART接口、计数器、看门狗、扩展存储器接口、 中断控制器、调试测试跟踪器、256 KB的SRAM, 128 KB的 DPRAM, APEX20K多芯 FPGA 以及 ARM922T核处理器等。初始的系统芯片构成如图 I所示。 由于在Soc设计时，很多时候是一个算法与芯 片结构、软硬件结合的系统设计，因此，完全有必要针 对视频图形引擎的应用，结合逻辑组成框图来讨论这 一问题。在视频流处理中，数据传输和处理是两个影 响性能的关键部分(在视频图形引擎中，数据处理主 要是图形数据产生，而很少涉及浮点数的图形处理， 图1 芯片结构图 因此又可以分为视频图形显示控制、绘图填充数据产 生和传输数据)。 在我们的Soc方案中，将控制、状态处理采用基 于ARM922T的实时操作系统来构成。也就是说， 对于输人、输出等相关逻辑控制采用软件实现，绘图 的最高一级也采用软件实现。这样不仅可以完全避 开浮点运算的要求，而且还可以充分利用32位RISC 处理器的高效率，提高整个视频图形引擎的性能，同 时也使产品成本和竞争力得到大幅度的提高。而对 于底层和中级的绘图，采用FPGA的硬件实现;对于 视频的叠加和成帧处理，同样也采用FPGA的硬件 实现。这样就从根本上解决了视频图形引擎的处理 速度问题。有一点必须说明的是，这是我们进行Soc 设计的关键点，更是未来Soc定制生产时必须升级 到专用电路的部分，或者说是我们具有自主知识产权 的IP内核。开始时，会担心在芯片版图设计和微电 子工艺方面的经验不足，没有进行过实际工艺过程， 但在经过长期深人的调查研究之后，发现在市场上已 经有完整的FPGA转化成ASIC的解决方案。现代 EDA的迅速发展和面对Soc设计的重新构架，以及 半定制ASIC的工艺更新和半导体生产工艺的迅猛 发展，使我们消除了这种担优。我们所关心的只是芯 片的整体结构和系统构成优化，这同时也是Soc的 诱人之处。在数据传输问题上，我们充分利用内嵌存 储器和AMBA的片上总线体系。这样就完全可以 实现没有总线速度限制的数据传输(这是Soc的一 大优点，因为它从根本上解决了限制总线速度的因 素，如串扰、地跳、反射和PCB焊盘等效电容等)。如 此，我们就可以实现低成本、低功耗。这两点的实现 都必须和实际的应用以及实际应用中解决方案紧密 结合起来才有可能。 视频图形引擎机构成框图如图2所示。 ①系统参数及绘图指令的接受。可以用FPGA 实现数字总线的接收功能，但是对于完整总线，这是 一个相当复杂的设计过程(也不属于项目的重点组成 部分)。因此，先采用专用外接芯片实现此功能，再根 据经验用8 KB的双口存储器(在Soc中)作为数据 接收缓冲。 ② 系统控制器。采用支持实时操作系统的 万方数据 嵌入式应用技术综述 51 圈2 视频图形引草机构成框图 ARM922T(在Soc中)完成各种输人输出、中断响应 控制，以及高级绘图指令和程序构架。实时操作系统 采用uC/OS-II o ③字模及图例库。采用外部非易失性存储器加 载到SRAM(在Soc中)，因为要求2048 X 2048的笔 划信号术语，根据屏幕大小至少需要24 X 24以上的 点阵显示汉字(最好是有40X40或者72X72的汉字 显示)。于是需要 127个 ASCII码和约 200个汉字 的字模库、大小接近200 KB的存储容量，因此，采用 嵌入式的SRAM来实现是不合理的。根据汉字及 ASCII码的编码规律，我们决定采用解码方式实现。 应用FPGA的高速和并行性来实现解码，使数字、文 字等笔划视频信号的产生不成为系统的瓶颈。 ④视频格式控制。在加载FPGA程序，提供实 现其功能时的一些控制功能;可以初步实现多视频格 式支持的功能。 ⑤ 视频图形产生。主要是处理符合视频流格式 的扫描数据流。采用 FPGA(在Soc中)的方式实 现，对来自笔划、简单图形与合成的视频进行图像扫 描数据流的输出。 ⑥显示时序控制。利用PLL和ARM922T的 计数器及中断(在Soc中)来和一定的简单逻辑产生 视频格式要求的时序，以达到各种控制和同步。 ⑦视频叠加控制。利用FPGA(在Soc中)实现 与外视频的叠加控制功能。在这里只做简单的前景 和背景处理(即简单的叠加功能)，不涉及剪裁、遮挡 等三维图形问题。 ⑧视频传输。实现视频流成帧和发送。采 用一种图形传输协议来进行图形的传输，初步先采用 专用芯片，以后再考虑升级为芯片内集成。一级传输 缓存采用DPRAM来传输(在Soc中)，如果系统要 求用到二级缓存的话，可方便地实现VRAM接口。 有时候，我们会担心所选定的Soc平台会限制 Soc设计。而实际上，我们在选用这一平台时，做过 详细的IP库调查。我们所选用的IP核均是十分通 用的IP核，比如ARM核，一些关键部件均由FPGA 自主研制开发，因此其技术具有很大的通用性。而 Altera是世界上典型的Fabless公司之一，其属下并 没有生产线，所以其工艺参数也是通过代加工实现得 到的。其生产厂台积电TSMC也将马上进驻上海， 因此我们完全可以去掉这样的担心。 (2)算法与芯片结构 在我们所进行的Soc研究中，算法与芯片结构 主要是从系统应用规划、视频处理速度要求、实现方 便可行性以及VHDI，编程实现结构优化等几个角度 人手;同时结合所用FPGA的实际结构，进行算法与 芯片结构的考虑。从相关系统应用核心算法出发，讨 论其实现过程和性能比较。像底层图形库的绘制算 法、反走样算法、多屏幕实时处理调度算法等等。 (3)软硬件系统设计 具有一个微处理器和可编程性是Soc的基本概 念外延，因此很有必要在Soc设计中进行软硬件协 同设计。软硬件协同设计可以说一直是个挑战，因为 它既有Soc设计的灵活性，又有Soc设计中难以揣 摩、充满变数的特征。而且它还涉及到硬件资源的规 划和利用，甚至会关系到整个系统性能的实现。这一 切无不要求我们必须从一开始就仔细地考虑这一问 题。在实际研究项目中，我们采用片上操作系统 COS(Chip Operating System)，以求符合Soc设计中 软IP特性(主要指灵活性、可继承性和可复用性等特 性)。结合ARM922T芯核的实际体系结构、性能和 指令结构进行软硬件系统设计，在各个模块之间进行 通信、传输、控制等，实现设计的一体化。 (4)系统集成设计 在系统集成设计中，我们就所选用的IP核进行 无缝连接系统设计，以及相关的可测试和低功耗管理 设计，主要是通过各个模块的测试接口和模块来实现 的。而低功耗管理主要是通过一些系统状态和各个 模块间专用接口以及OCB的桥接控制等来实现。当 然，由于我们选择的是平台设计概念，所以AMBA 的桥接主要是采用Altera技术。主要工作是综合各 个IP可测试性、功率管理特性以及各个IP接口的设 计。 5 总 结 4 设计的实际经验 在实际的设计过程中，以下几点值得注意。 (1) IP库的调查和库选择 由于我国目前还是IC设计行业基础薄弱的国 家，为了提高我们的IC(Soc)设计能力，做以下方面 的总结: 万方数据 52 · 《单片机与嵌入式系统应用》合订本(7-12) IQ EDA工具。在本Soc设计项目中主要采用 Altera的SOPC开发环境QUARTUS II，采用工业 级的集成分析软件和PowerGaugeTI分析软件，并增 强企业验证工具，同时集成配有PowerFit"'装配器， 进行新的时间驱动布线。语言描述采用VHDL语言 和C语言。 ⑧ HDL语言工具。本研究中采用 VHDL语 言，并且在低层上就强调其结构和传输连接上的性 能;结合V HDI.语言结构性好的特点，弥补其在系统 设计时的缺陷(目前尚无一个完善的系统设计语言); 采用自顶至下的模块化设计，强调详细的配置和接口 标准化。 3Q IP技术。主要是各个IP核的现有资源、接 口、可测试性、规范化，像我们实际应用中ARM核的 现有资源与接口、APEX20K的资源规划、实际系统 要求等。 是Soc设计的意义所在。旅 参考文献 6 结 论 令 以实际系统应用为主切人Soc设计，是符合 当前Soc设计和我国实际情况的研究方式。 令 系统集成IS是Soc设计的真正内涵。 令采用Soc平台概念，可以快速进人 Soc设计 领域。 令特有的应用IP核，是Soc设计未来生命的关 键所在。 令 系统集成IS设计方法、EDA等基础讨论更 1 林学龙.Soc技术的现状、水平和发展趋势.单片机与嵌 人式系统应用，2002(4,5) 2 赵明华.新世纪集成电路产业与市场.集成电路应用， 2001(12) 3 魏少军.Soc设计方法学一、二、三.电子产品世界，2001 (5,6,7A) 4 徐善锋，等.21世纪微电子芯片设计技术发展方向.微电 子学，2001(5) 5 Neal Stollon. SoC中多处理器芯核集成的AMBA总线技 术.电子产品世界，2001(11 B) 6 IBM. The CoreConnect" Bus Architecture. 1999年White Paper 7 李哲英，等.嵌人式系统与IP技术应用.世界电子元器 件.2001(11) 8 吉利久.发展硬IP设计夯实IC设计基础.电子产品世 界.2000(1) 9 Chiang Anna S.嵌人设计— 可编程逻辑的焦点.世界 电子元器件.2002(3) 1。 陆思安.面向系统芯片的可测试性设计.微电子学. 2001(6) 11 马忠梅.ARM嵌人式处理器结构与应用基础.北京航空 航天大学出版社，2002 12 Furber S. B. ARM System-on-Chip Architecture. Addison Wesley Longman, 2000 读写保护与软件抗干扰措施 国防科技大学 牡雌华 单片机应用中要注意系统的读写保护。数据读 写出错主要在电源的上电和停电干扰。 上电和停电干扰主要是指电源在上电和停电时， CPU未完全复位成功之前，CPU处于不确定状态。 CPU正在读写数据，恰巧此时停电，数据总线和地址 总线都处于不确定状态，数据存储器中的数据易遭破 坏。因此，单片机应用系统中应加人上电和停电复位 功能的复位电路。这种电路的集成芯片很多，如 Maxim公司的许多电源管理器。对单片机数据读写 的保护可采用图1的控制电路。 V。和A,组成电源检测电路。V，为恒压源，其 电压设为CPU成功复位的最低电压。显然，只有在 CPU正常运行时，即P> V，时，A,的输出才为低电 平。由或门的逻辑式可知，只有片选信号(UCS)、软 备份电深 片选信 软件控 圈 I 件控制(C)和电源检测信号(d)同为低电平时，数据 存储器才被选通和读写，从而有效抑制了上电和掉电 给数据存储带来的误写干扰。 从软件获得可靠性，主要依靠合理的设计程序和 软件算法所具有的辨伪、纠错能力。 首先，程序流程应采用模块化设计，主流程力求 万方数据