第13章 通信与信号处理设计实例

第13章通信与信号处理设计实例13.1m序列发生器13.2Gold码13.3CRC校验码13.4FSK解调13.5数字过零检测与等精度频率测量13.6QPSK调制器的FPGA实现13.7FIR数字滤波器13.8FPGA信号处理基础及浮点计算实例内容第13章通信与信号处理设计实例13.1m序列发生器m序列的原理与性质n级线性反馈移位寄存器模型n为5反馈系数Ci＝(45)8的m序列发生器的原理图（QuartusⅡ）13.1m序列发生器【例13.1】n为5反馈系数Ci＝(45)8的m序列发生器modulem_sequence(clr,clk,m_out);inputclr,clk;outputregm_out;reg[4:0]shift_reg;always@(posedgeclkornegedgeclr)beginif(~clr)beginshift_reg<=0;end//异步复位，低电平有效elsebeginshift_reg[0]<=shift_reg[2]^shift_reg[4];shift_reg[1]<=shift_reg[0];shift_reg[2]<=shift_reg[1];shift_reg[3]<=shift_reg[2];shift_reg[4]<=shift_reg[3];//上面4条语句等价于shift_reg[4:1]<=shift_reg[3:0];m_out<=shift_reg[4];endendendmodule【例13.2】n为5反馈系数Ci分别为(45)8，(67)8，(75)8的m序列发生器modulem_seq5(clr,clk,sel,m_out);inputclr,clk;outputregm_out;reg[4:0]shift_reg;input[1:0]sel;//设置端，用于选择反馈系数always@(posedgeclkornegedgeclr)beginif(~clr)beginshift_reg<=0;end//异步复位，低电平有效elsebegincase(sel)2'b00:begin//反馈系数Ci为(45)8shift_reg[0]<=shift_reg[2]^shift_reg[4];shift_reg[4:1]<=shift_reg[3:0];end2'b01:begin//反馈系数Ci为(67)8shift_reg[0]<=shift_reg[0]^shift_reg[2]^shift_reg[3]^shift_reg[4];shift_reg[4:1]<=shift_reg[3:0];end2'b10:begin//反馈系数Ci为(75)8shift_reg[0]<=shift_reg[0]^shift_reg[1]^shift_reg[2]^shift_reg[4];shift_reg[4:1]<=shift_reg[3:0];enddefault:shift_reg<=5'bX;endcasem_out<=shift_reg[4];endendendmodule13.2Gold码Gold码是Gold于1967年提出的，它是用一对优选的周期和速率均相同的m序列模2加后得到的。Gold码产生框图n为5反馈系数Ci为(45)8和(57)8的Gold码序列发生器的原理图（QuartusⅡ）【例13.3】n为5反馈系数Ci分别为(45)8和(57)8的Gold码序列发生器modulegold(clr,clk,gold_out);inputclr,clk;outputgold_out;reg[4:0]shift_reg1,shift_reg2;assigngold_out=shift_reg1[4]^shift_reg2[4];//两个m序列异或always@(posedgeclkornegedgeclr)beginif(~clr)beginshift_reg1<=5'b00001;shift_reg2<=5'b00001;end//异步复位elsebeginshift_reg1[0]<=shift_reg1[2]^shift_reg1[4];//反馈系数Ci为(45)8shift_reg1[4:1]<=shift_reg1[3:0];shift_reg2[0]<=shift_reg2[1]^shift_reg2[2]^shift_reg2[3]^shift_reg2[4];//反馈系数Ci为(57)8shift_reg2[4:1]<=shift_reg2[3:0];endendendmodule13.3CRC校验码13.4FSK解调FSK解调原理设有一个正弦信号如下：FSK解调在正弦波上的三个采样点的公式为：FSK解调对上面三个公式使用算术操作和三角变换法则，可以得到：在给定采样频率fs和三个采样点s1，s2，s3的条件下，就可以确定输入信号的频率。FSK解调解调设计及硬件实现FSK解调FSK解调仿真波形13.5数字过零检测与等精度频率测量要测量正弦波的频率，先要将它整形为窄脉冲信号，以便进行可靠的计数，本小节将介绍一种全数字化的脉冲形成方法——数字过零检测法，采用这种方法不需要外部模拟脉冲形成电路，直接在AD采样之后利用正弦数字波形的过零点特征形成脉冲，然后在一定的基准时间内测量被测的脉冲个数。传统的直接频率测量法的测量精度随着被测信号频率变化而变化，在使用中存在问，而等精度频率测量使基准时间长度为整数个被测脉冲，能在整个频率测量范围内保持恒定的精度。数字过零检测法和等精度频率测量结合在一起就构成了一个片上频率测量系统。数字过零检测与等精度频率测量数字过零检测法数字过零检测法首先对AD采样的数据点进行最大值和最小值搜索，经过一段时间的搜索找到最大值和最小值，两个值相加得到零点值，然后用零点值与后续的数据点按时间顺序进行比较，当发现前后两个值，前一大于零点值，而后一个大于零点值，便产生一个过零脉冲，其中搜索求零点值的过程是循环不断进行的，以保证零点值的准实时刷新。数字过零检测法和等精度频率测量数字过零检测法数字过零检测的SignalTapII实时信号波形数字过零检测法和等精度频率测量等精度频率测量等精度频率测量有两个计数器，一个对标准频率时钟计数，另一个对被测频率时钟计数，计数器的ctrl输入端是使能输入，用于控制计数器计数的长度；clr输入端是同步清零输入。测量开始之前首先clr置高电平，使所有寄存器和计数器清零。然后由外部控制器发出频率测量使能信号，即使ctrl为高电平，而内部的门控信号ena要到被测脉冲的上升沿才会置为高电平，同时两个计数器开始计数。当ctrl持续一段时间之后，由外部控制器置为低电平，而此时ena信号仍将保持下一个被测脉冲的上升沿到来时才为0，此时计数器停止工作。这样就使得计数器的工作时间总是等于被测信号的完整周期，这就是等精度频率测量的关键所在。比如在一次测量中，被测信号的计数值为Nt，对基准时钟的技术值为Nr，设基准时钟的频率为Fr，则被测信号的频率为Ft=Fr×Nt÷Nr。最后两个计数值传输到主控制器中计算得到被测信号的频率。数字过零检测法和等精度频率测量等精度频率测量等精度频率测量得到的SignalTapII实时信号波形数字过零检测法和等精度频率测量数字过零检测和等精度频率测量系统QuartusII工程顶层原理图13.7FIR数字滤波器直接型结构FIR滤波器的实现方案线性相位的FIR滤波器结构图11阶FIR滤波器的抽头系数和幅频特性曲线习题1313.1设计一个基于直接数字式频率合成器（DDS）结构的数字相移信号发生器。13.2用Verilog设计并实现一个31阶的FIR滤波器。13.3用Verilog设计实现一个64点的FFT运算模块。13.4某通信接收机的同步信号为巴克码1110010。设计一个检测器，其输入为串行码x，当检测到巴克码时，输出检测结果y＝1。13.5用FPGA实现步进电机的驱动和细分控制，首先实现用FPGA对步进电机转角进行细分控制；然后实现对步进电机的匀加速和匀减速控制。13.6用FPGA设计实现一个语音编码模块，对经A/D采样（采样频率为8kHz，每个样点8bit量化编码）得到的64Kb/s数字语音信号进行压缩编码，将语音速率压缩至16Kb/s，编码算法采用CVSD（ContinuouslyVariableSlopeDelta，连续可变斜率增量）调制算法，编写Verilog源代码，用FPGA实现该编码算法。