四路抢答器

四路智能抢答器 学院：信息科学技术学院 专业：自动化 学号：2220093207 报告人：夏宗坤 指导教师：刘淑玲 目录 一、课程设计题目 二、课程设计目的 三、课程设计内容和要求 四、课程设计总体框图 五、器件清单及主要芯片工作原理 5.1、器件清单 5.2、主要芯片工作原理 六、电路设计和原理说明 6.1、抢答电路单元图 6.2、定时电路单元图 6.3、总体电路图 七、遇到的问题及解决方法 八、参考文献 九、 一、设计题目 四路智能抢答器 二、课程设计目的 1、掌握智力测验定时抢答器的设计，组装，调试方法。 2、掌握有关中规模集成电路的工作原理。 三、设计内容和要求 课题:设计一台可供4名选手参加比赛的智力竞赛抢答器。 设计要求： (1)四名选手各有一个抢答按钮，按钮的编号分别为1，2,3,4。 （2）主持人设置一个控制按钮，用来控制系统清零和抢答的开始。 （3）抢答器具有数据锁存和显示的功能。 抢答开始后若有选手按动抢答按钮，该选手编号立即锁存，并显示该编号，同时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。 （4）抢答器具有定时（30秒）的功能。 当主持人按下开始按钮后，要求定时器开始倒计时，并显示倒计时时间。参赛选手在设定时间内抢答，抢答有效，蜂鸣器发出音响，音响持续0.5秒，同时定时器停止倒计时，倒计时显示器上显示剩余抢答时间，如果选手回答错误，其他选手可继续抢答，直到定时30秒时间到。 4、 设计总体框 选手 主持人 五、器件清单及主要芯片工作原理 1、器件清单 1 按钮Button 6个 2 74LS74锁存器  5个 3 四位三态缓冲器74HC244 1个 4 七段译码器 74LS48 1个， 5 单稳态触发器 1个 6 555定时器 1个 7 同步双时钟十进制加减计数器 74LS192 2 个 8 三输入与非门 1个 9 三输入与门 2个 10 反相器 1个 11 或门 1个 12 蜂鸣器 1个 13 七段数码管 3个 14 电阻 100K 7K 68K 3个 15 电容 10u 0.1u 20u 3个 2、主要芯片的工作原理简介 （1）FFi838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号-各种图纸（）（）（）74HC244 为四位三态缓冲器，OE为选通控制信号。OE高电平时，输出呈高阻态；OE为低电平时，输出随输入变化 （2）74LS192为可预置的十进制同步加或减计数器，当信号接入DWN时为减法计数, 当信号接入UP时为加法计数。当LD=0时，异步置数。CO为进位输出，BO为借位输出。 (3)74LS123为可重复触发单稳态触发器，其真值如下 (4) 74LS74为D触发器，其真值表如下 输 入 输 出 SD RD CP D Qn＋1 Qn＋1 0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn Qn (5)74LS48 为BCD七段译码器，其真值表如下: 十进数 或功能 输入 BI/RBO 输出 备注 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1 1 1 1 1 1 0 1 1 H x 0 0 0 1 H 0 1 1 0 0 0 0 2 H x 0 0 1 0 H 1 1 0 1 1 0 1 3 H x 0 0 1 1 H 1 1 1 1 0 0 1 4 H x 0 1 0 0 H 0 1 1 0 0 1 1 5 H x 0 1 0 1 H 1 0 1 1 0 1 1 6 H x 0 1 1 0 H 0 0 1 1 1 1 1 7 H x 0 1 1 1 H 1 1 1 0 0 0 0 8 H x 1 0 0 0 H 1 1 1 1 1 1 1 9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11 H x 1 0 1 1 H 0 0 1 1 0 0 1 12 H x 1 1 0 0 H 0 1 0 0 0 1 1 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 BI x x x x x x L 0 0 0 0 0 0 0 2 RBI H L 0 0 0 0 L 0 0 0 0 0 0 0 3 LT L x x x x x H 1 1 1 1 1 1 1 4 六、单元电路设计方案和原理说明 1、抢答器及报警器电路设计 其原理说明： (1)、抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者编号供译码显示译码电路用；二是要使其它选手按键操作无效。 (2)、选用74LS74锁存器、74HC244四位三态缓冲期、74LS48七段译码器组成抢答电路 (3)、抢答电路工作原理：如图示，初始时刻，所有选手未抢答时，3个74LS74的Q端和74HC244的使能端为低电平。开始抢答后，若1、2、4选手之一抢答，则其Q端输出高电平，若3号选手抢答，则前两个74LS74置高电平；抢答信号通过74HC244送入74LS48，经译码，显示优先抢答的选手编号；同时三个74LS74的Q经与门产生一个下降沿使74LS123输出一个脉宽约0.5秒的脉冲驱动蜂鸣器，经与非门输出高电平使74HC244使能无效，由此封锁其他选手的抢答。主持人按下复位开关后，三个74LS74清零，74HC244使能有效，选手可重新抢答。 如图所示为四路智能抢答器的抢答电路单元图： 抢答电路 2、定时电路设计 其原理说明如下： （1）、定时电路的功能：一是开始抢答后倒计时30秒，二是选手抢答时能停在抢答的时刻。 （2）、用74LS74锁存器、555定时器、74LS192同步双时钟十进制加减计数器组成定时电路。 （3）、原理及设计：两块74LS192实现减法计数，显示到数码管上，低位的时钟由555定时电路产生的秒脉冲提供，高位的时钟由低位的借位信号提供。当主持人按下开始按键后，74LS74的Q端输出高电平，555定时器开始工作，同时74LS192的预置控制端有效，实现预置数。计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，高位借位端输出低电平到时序控制电路，同时以后选手抢答无效。   通过555定时器构造秒脉冲触发电路，电阻值为R1=7K，R2=68K，C=10uF，即秒脉冲。 定时电路 3、总体电路图 抢答电路与定时电路主要通过两条线连接，一条用于控制74LS48的工作，另一条用于控制暂停倒计时。如图示，当主持人按下开始按键时，与其相连的74LS74的Q端输出高电平，使得74LS48开始工作；当有选手抢答时，与非门输出的高电平经非门输出低电平，再与555定时器秒脉冲相与，实现暂停计时功能。 七、遇到的问题及解决方法 在设计过程中，我们首先遇到的问题是如何把选手的编号锁存起来。后来经过查阅资料，我们利用四位三态缓冲74HC244的锁存功能，用74HC244的使能与否来抢答信号的通断，从而完成锁存功能。之后由于Proteus7.4中没有找到74LS121单稳态触发器，通过查资料后，我们改用74LS123可重复触发单稳态触发器替代完成报警电路。如何利用高位74LS192的借位信号把倒计时三十秒后数码管显示暂停到30也是我们遇到的一个主要问题。后来经过认真思考，并不断尝试，加或门、与门之后解决了该问题 八、参考文献 [1] 康光华主编.电子技术基础（数字部分）.高等教育出版社 [2] 朱清慧主编.电子技术虚拟实验室  中国水利水电出版社 [3] 房丽萍、俞志英主编 .电子技术实验教程    大连海事大学出版社 九、课设总结 通过此次数字电子技术的课程设计，我加深了对各种数字电路的理解，增强了各种集成路基电路和基本逻辑门电路的运用，学会了如何把实际问题用数字语言表达并加以解决。在这次四人抢答器电路的设计中，遇到了各种困难，例如在抢答成功后，数码管没有正确显示抢答者的编号，选手犯规时，报警器工作故障，等等。通过多次调试和改进电路，最终使整个电路能够顺利运行。总的来说，这一次课程设计顺利完成，为我以后的专业课学习巩固了实践基础。 译码器 编码转换电路 显示器 锁存器 报警器 显示器 计数器 555定时器